【技术实现步骤摘要】
本公开的实施例涉及电源管理，具体地，涉及可独立降频的多相振荡器。
技术介绍
1、多相振荡器需要输出多个错相的时钟信号，现有常规的多相振荡器输出的多个时钟频率是一致的，无法单独调节其中任意一路时钟信号的频率。但是在某些需要单独改变其中某一路时钟信号频率的芯片中，比如多通道开关电源转换器中，当其中一个通道由于启动或短路需要降低时钟频率时，由于无法单独调节多相振荡器任一输出时钟信号的频率，所以无法满足其应用。
技术实现思路
1、本文中描述的实施例提供了一种可独立降频的多相振荡器，为了解决现有的多相振荡器无法单独调节其中任意一路时钟信号的频率，影响实际应用的问题。
2、根据本公开的第一方面，提供了一种可独立降频的多相振荡器，所述多相振荡器包括：电流镜电路、主时钟电路、n个结构相同的相位电路，其中，所述电流镜电路，被配置为对偏置电流进行镜像，并输出主充电电流和副充电电流；所述主时钟电路，被配置为通过所述主充电电流对主电容充电，并通过与所述主电容耦接的第一主比较器输出主时钟信号；每个相位电路，被配置为通过所述副充电电流对副电容充电，并通过与所述副电容耦接的副比较器输出副输出信号，以及通过与所述主电容耦接的第二主比较器输出主输出信号，再根据逻辑控制电路、降频信号对所述主输出信号和所述副输出信号进行控制输出一个副时钟信号；n个相位电路输出的n个副时钟信号，n个副时钟信号组成所述多相振荡器的多相时钟信号。
3、可选的，所述相位电路包括：所述第二主比较器、所述副比较器、所述副电
4、可选的，所述逻辑控制电路包括：第一或门、第一与门、第一非门，其中，第一或门的第一输入端耦接所述副比较器的输出端，所述第一或门的第二输入端耦接所述第二主比较器的输出端，所述第一或门的输出端耦接所述第一与门的第一输入端；所述第一与门的第二输入端耦接所述第一非门的输出端，所述第一与门的输出端耦接所述副时钟信号；所述第一非门的输入端耦接所述降频信号。
5、可选的，所述主时钟电路包括：所述第一主比较器、第二晶体管、所述主电容，其中，所述第一主比较器的正输入端分别耦接所述主充电电流、所述主电容的一端、所述第二晶体管的第一极，所述第一主比较器的负输入端耦接所述第一基准电压，所述第一主比较器的输出端耦接所述第二晶体管的控制极，并输出所述主时钟信号；所述主电容的另一端、所述第二晶体管的第二极都耦接接地端。
6、可选的，所述电流镜电路包括：偏置电流源、第三晶体管、第四晶体管、n个第五晶体管，其中，所述第三晶体管的控制极、所述第四晶体管的控制极、所述第五晶体管的控制极都分别耦接所述偏置电流源、所述第三晶体管的第一极，所述第四晶体管的第一极输出所述主充电电流，所述第五晶体管的第一极输出副充电电流，所述第三晶体管的第二极、所述第四晶体管的第二极、所述第五晶体管的第二极都耦接电源电压。
7、可选的，所述第二基准电压小于所述第一基准电压，且n个相位电路中n个第二主比较器的第二基准电压的值各不相同。
8、可选的，所述主充电电流等于所述副充电电流，所述主电容与所述副电容的容值相等。
9、可选的，通过调节所述第二主比较器的第二基准电压的值调节所述副时钟信号与所述主时钟信号的相位差。
10、可选的，所述根据所述降频信号的高电平时段控制所述副时钟信号的频率低于所述主时钟信号的频率包括：若所述降频信号的上升沿发生在所述主时钟信号脉宽结束时，且所述降频信号的高电平持续时长为固定时长，则所述副时钟信号为频率固定、且低于所述主时钟信号频率的时钟信号。
11、可选的，所述第一晶体管和所述第二晶体管为场效应晶体管，所述第三晶体管、所述第四晶体管、所述第五晶体管为mos晶体管。
12、本公开的实施例的可独立降频的多相振荡器包括：电流镜电路、主时钟电路、n个结构相同的相位电路，其中，电流镜电路，被配置为对偏置电流进行镜像，并输出主充电电流和副充电电流；主时钟电路，被配置为通过主充电电流对主电容充电，并通过与主电容耦接的第一主比较器输出主时钟信号；每个相位电路，被配置为通过副充电电流对副电容充电，并通过与副电容耦接的副比较器输出副输出信号，以及通过与主电容耦接的第二主比较器输出主输出信号，再根据逻辑控制电路、降频信号对主输出信号和副输出信号进行控制输出一个副时钟信号；n个相位电路输出n个副时钟信号，n个副时钟信号即多相振荡器的多相时钟信号。本公开的可独立降频的多相振荡器中每个相位电路中都增加了一个降频信号，通过对降频信号的控制并结合逻辑控制电路可以实现单独对每个副时钟信号的频率的调整，进而实现多相振荡器的单个时钟信号的降频调控。
本文档来自技高网...【技术保护点】
1.一种可独立降频的多相振荡器，其特征在于，所述多相振荡器包括：电流镜电路、主时钟电路、N个结构相同的相位电路，
2.根据权利要求1所述的可独立降频的多相振荡器，其特征在于，所述相位电路包括：所述第二主比较器、所述副比较器、所述副电容、第一晶体管、所述逻辑控制电路，
3.根据权利要求2所述的可独立降频的多相振荡器，其特征在于，所述逻辑控制电路包括：第一或门、第一与门、第一非门，
4.根据权利要求2所述的可独立降频的多相振荡器，其特征在于，所述主时钟电路包括：所述第一主比较器、第二晶体管、所述主电容，
5.根据权利要求4所述的可独立降频的多相振荡器，其特征在于，所述电流镜电路包括：偏置电流源、第三晶体管、第四晶体管、N个第五晶体管，
6.根据权利要求2所述的可独立降频的多相振荡器，其特征在于，所述第二基准电压小于所述第一基准电压，且N个相位电路中N个第二主比较器的第二基准电压的值各不相同。
7.根据权利要求1所述的可独立降频的多相振荡器，其特征在于，所述主充电电流等于所述副充电电流，所述主电容与所述副电容的容值
8.根据权利要求2所述的可独立降频的多相振荡器，其特征在于，通过调节所述第二主比较器的第二基准电压的值调节所述副时钟信号与所述主时钟信号的相位差。
9.根据权利要求2所述的可独立降频的多相振荡器，其特征在于，所述根据所述降频信号的高电平时段控制所述副时钟信号的频率低于所述主时钟信号的频率包括：
10.根据权利要求5所述的可独立降频的多相振荡器，其特征在于，所述第一晶体管和所述第二晶体管为场效应晶体管，所述第三晶体管、所述第四晶体管、所述第五晶体管为MOS晶体管。
...【技术特征摘要】
1.一种可独立降频的多相振荡器，其特征在于，所述多相振荡器包括：电流镜电路、主时钟电路、n个结构相同的相位电路，
2.根据权利要求1所述的可独立降频的多相振荡器，其特征在于，所述相位电路包括：所述第二主比较器、所述副比较器、所述副电容、第一晶体管、所述逻辑控制电路，
3.根据权利要求2所述的可独立降频的多相振荡器，其特征在于，所述逻辑控制电路包括：第一或门、第一与门、第一非门，
4.根据权利要求2所述的可独立降频的多相振荡器，其特征在于，所述主时钟电路包括：所述第一主比较器、第二晶体管、所述主电容，
5.根据权利要求4所述的可独立降频的多相振荡器，其特征在于，所述电流镜电路包括：偏置电流源、第三晶体管、第四晶体管、n个第五晶体管，
6.根据权利要求2所述的可独立降频的多相振荡器，其特...
【专利技术属性】
技术研发人员：程政，王宇，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。