用于初始化延迟锁定环的方法和装置制造方法及图纸

一种延迟锁定环，包括初始化电路，该电路确保将ＤＬＬ初始化为不会过于接近延迟与控制电压关系特性曲线的任一端的工作点。该初始化电路迫使ＤＬＬ总是最初从初始延迟开始搜索锁定点，在一个方向上改变延迟，并迫使ＤＬＬ跳过第一锁定点。初始化电路仅允许ＤＬＬ从初始延迟开始在一个方向上改变压控延迟环的延迟，直到达到工作点。

【技术实现步骤摘要】
用于初始化延迟锁定环的方法和装置
技术介绍
图1是现有技术的常规延迟锁定环(DLL) 100的框图。DLL的主要功能是通过对齐 两个时钟信号的上升沿而对这两个时钟信号进行同步。外部提供的时钟信号CK由时钟缓 冲器101进行缓冲，以提供基准时钟信号CKref，该基准时钟信号CKref耦合至压控延迟线 (VOTL) 102和相位检测器(PD) 104。压控延迟线102产生DLL输出时钟信号CKout，该输出 信号是Ckref的延迟形式，并通过被称作时钟树的缓冲结构而路由至设备内的各个电路。反馈时钟信号CKf在时钟树分支的终端节点处被抽头引出，或通过把输出时钟信 号CKout施加到时钟树分支的拷贝即拷贝延迟电路103而获得，并被反馈至PD 104。拷贝 延迟电路103还被称作延迟模型或时钟树分支拷贝，再现了由时钟树的多级缓冲结构所添 加到输出时钟信号CKout的所有延迟。该延迟包括经过逻辑门和缓冲器的所有传播延迟， 以及由长引线的寄生阻抗而引起的延迟。最终同步的反馈时钟信号CKf在时钟树的每个 分支的末端输出。由V⑶L 102产生的延迟是可变的，而且可以通过施加到V⑶L 102的可 变控制电压Vc来控制。DLL使用对由V⑶L 102产生的延迟的改变能力，通过把时钟信号 (CKref，CKf)的上升沿对齐，对基准时钟信号CKref和反馈时钟信号CKf进行同步。相位检测器104典型地在UP和DOWN输出信号上产生可变宽度的脉冲，取决于基 准时钟信号CKref和反馈时钟信号CKf之间的相位差。UP和DOWN输出信号上的可变宽度 脉冲由电荷泵105和耦合至电荷泵105的输出端的环路滤波器106进行积分，以便为VCDL 102提供可变的控制电压Vc。控制电压Vc确定了由V⑶L 102添加到基准时钟信号CKref 的延迟，从而对反馈时钟信号CKf和基准时钟信号CKref的上升沿进行对齐。同时，电荷泵 105和环路滤波器106组成了控制电压发生器107。图2是示出了典型控制电压Vc与受控延迟之间的特性曲线的图表。该特性曲线 是非线性的，并且包括平坦区202、最优区200和陡峭区204。在平坦区202中，相对小的延 迟范围需要控制电压Vc发生宽的变化。在陡峭区204中，控制电压Vc的小变化会提供大的延迟范围。因此，V⑶L在陡峭 区204中具有很高的灵敏度，因为控制电压Vc上的小噪声干扰会导致延迟发生大的变化， 从而导致时钟抖动的增加。在这种高灵敏度的情况下，更加难以提供稳定、非振荡的环路操作。在“最优区” 200中，延迟的变化相对于控制电压的变化是适中的。因此，工作在 “最优区”中的DLL 100不会具有振荡、漂移或累积噪声。锁定点是该特性曲线中能够锁定DLL的任意点。该特性曲线上可以存在多个锁定 点。工作点是DLL在正常操作期间被锁定的锁定点。设计DLL时一个重要的方面是，在该 特性曲线中选择正确的工作点，并在上电或复位后快速地把DLL引入且锁定至该工作点。 这个过程典型地被称作DLL初始化。适当的DLL初始化确保了良好的DLL性能和稳定的锁定。选择正确的工作点把控制电压Vc设置为与稳定工作区相关的目标电压电平。 为了确保稳定的DLL操作，应当把DLL初始化为VCDL延迟与控制电压特性曲线的“最优5区” 200中的工作点。在DLL已经达到该工作点后，由于工作条件的变化，例如温度和电源的变化，该工 作点会发生移动。因此，DLL设计中另一个重要的方面是，在工作条件发生变化时，保持工 作点处于延迟与电压特性曲线上的锁定点的预定界限内。控制电压Vc的变化被限制为最 多是电源电压的变化，通常控制电压Vc的变化小于电源电压的变化。因此，图2所示的延 迟与控制电压特性曲线在两端是不是无限的，而且当工作条件变化时，工作点可能会漂移 至该特性曲线的左界限或右界限，而且DLL将最终失去锁定。如果把DLL初始化为过于接 近该特性曲线两端中任一端的工作点，则上述情况出现的概率尤其高。优选地把工作点锁定至该特性曲线左侧的锁定点，因为这是具有更好抗噪性的区 域。然而，如果工作点过于接近该特性曲线的左端，则DLL可能由于工作条件的变化而达到 该特性曲线的左界限。这种情况在图3A和3B中示出。图3A是示出了锁定点300的图表，该锁定点300接近控制电压与延迟关系特性曲 线的左端。图3B是与图3A中的控制电压与延迟关系特性曲线相对应的时钟信号时序图。 工作点在额定条件下处于锁定点300处。需要V⑶L的延迟范围302对工作条件的变化进 行补偿。参考时钟信号时序图，反馈时钟信号CKf 304的上升沿漂移与图3A的图表所示的 延迟范围302相对应。延迟范围302中的最小延迟306超出了 V⑶L所产生的全部延迟范 围310，如延迟范围中的间隙308所示。因此，工作点可以移动至V⑶L范围的末端，从而导 致DLL失去锁定。另一个潜在的风险是，DLL在启动期间，在不具有搜索方向限制的情况下从该特性 曲线上的随机点开始搜索锁定点。由于外部提供的时钟信号CK是自由运行的，所以反馈时 钟信号CKf与基准时钟信号CKref之间的初始相位关系在复位或上电后是未知的。此外， 在上电或复位后，初始DLL未锁定工作点的位置是未知的，而且可以是该特性曲线上的任 意处。因此，取决于PD 104(图1)首先检测到反馈时钟信号CKf的上升沿还是基准时钟信 号CKref的上升沿，最初可以增加或减小VCDL延迟。因此，对VCDL进行最初调整的方向是 不可预测的。图4A是示出了在某个搜索方向上对锁定点进行最初搜索的图表，该搜索导致在 达到锁定前碰到V⑶L 102 (图1)的延迟界限。图4B是与图4A所示搜索相对应的时钟信 号时序图。对锁定点的搜索从随机搜索点400开始。如果DLL从接近该特性曲线末端的点 启动并朝着该末端前进，则在达到锁定前可能会碰到VCDL的延迟界限。在图4A-4B所示的 示例中，在初始化期间，DLL不可预测地向最近的锁定点402移动，而该锁定点402在V⑶L 之外且不能达到。例如，这种情形将会在如下情况时发生相位检测器104(图1)最初产生 的UP/DOWN脉冲使DLL 100在最近的锁定点402的方向上移动，该锁定点402在V⑶L范围 310之外。DLL中可变的V⑶L延迟范围也是重要的。通常，计算可变V⑶L延迟范围，从而最 小延迟与稍高于DLL规范所需的时钟频率相对应，而最大延迟与稍低的时钟频率相对应。 计算可变VCDL延迟，以确保富余(margin)。对于被设计用于在宽的时钟频率范围上工作 的DLL来说，即当时钟周期不是常数值且所有可能值应该被相同的VCDL所容纳时，该VCDL 必须产生甚至更宽的延迟范围。结果，对于具有具体频率的时钟信号，VCDL特性曲线上典 型地存在多个可能的锁定点。对于更高的时钟频率，VCDL可以产生大于时钟周期倍数的延迟。目标是锁定至可确保稳定的锁定条件及较低的输出时钟抖动的点。在多数情况下，选 择VCDL的延迟范围，使得DLL特性曲线上可能的锁定点的数目大于2，但不超过大约3至 5。如果存在过多的锁定点，则这些锁定点将会在该特性曲线上靠近地共存，而且如果受到 噪声干扰，DLL会开始从一个锁定点跳至另一个锁定点，从而暂时失去锁定。
技术实现思路
本文档来自技高网...

【技术保护点】
一种延迟锁定环，用于向参考时钟信号提供延迟，该延迟锁定环具有至少一个潜在锁定点，且该延迟锁定环包括：锁定点临近度检测器，检测与所述至少一个潜在锁定点的临近度；初始化控制电路，耦合至所述锁定点临近度检测器的输出端；反相电路，包括多路复用器以及至少一个反相器，所述至少一个反相器的输出耦合至所述多路复用器输入端，所述反相电路用于使得能够根据所述初始化控制电路的输出，选择两个时钟信号中的单一时钟信号，以改变参考时钟信号的延迟；以及可变延迟线，其输出端耦合至所述反相电路。

【技术特征摘要】
US 2005-2-3 11/050,644一种延迟锁定环，用于向参考时钟信号提供延迟，该延迟锁定环具有至少一个潜在锁定点，且该延迟锁定环包括锁定点临近度检测器，检测与所述至少一个潜在锁定点的临近度；初始化控制电路，耦合至所述锁定点临近度检测器的输出端；反相电路，包括多路复用器以及至少一个反相器，所述至少一个反相器的输出耦合至所述多路复用器输入端，所述反相电路用于使得能够根据所述初始化控制电路的输出，选择两个时钟信号中的单一时钟信号，以改变参考时钟信号的延迟；以及可变延迟线，其输出端耦合至所述反相电路。2.根据权利要求1所述的延迟锁定环，其中，所述至少一个潜在锁定点是多个延迟处 的多个潜在锁定点。3.根据权利要求2所述的延迟锁定环，其中，所述多个潜在锁定点多于两个，或者所述 多个潜在锁定点在约3到5的范围中。4.根据权利要求1所述的延迟锁定环，其中，所述可变延迟线是压控延迟线。5.根据权利要求4所述的延迟锁定环，其中，所述压控延迟线包括串联连接的多个单 端缓冲器。6.根据权利要求4所述的延迟锁定环，其中，所述压控延迟线包括串联连接的多个差 分缓冲器。7.根据权利要求1所述的延迟锁定环，其中，所述反相电路具有单端输出。8.根据权利要求1所述的延迟锁定环，其中，所述反相电路具有差分输入和差分输出。9.根据权利要求1所述的延迟锁定环，其中，所述至少一个反相器包括多个反相器。10.根据权利要求1所述的延迟锁定环，还包括拷贝延迟电路，该拷贝延迟电路的输入 端被配置为接收两个时钟信号中的所述单一时钟信号。11.根据权利要求1所述的延迟锁定环，其中，所述初始化控制电路在上电后工作。12.根据权利要求1所述的延迟锁定环，其中，所述初始化控制在复位后工作。13.—种延迟锁定环，用于向时钟信号提供延迟，该延迟锁定环具有多个延迟处的多个 潜在锁定点，该延迟锁定环包括锁定点临近度检测器，检测与锁定点的临近度；初始化控制电路，耦合至所述锁定点临近度检测器的输出端；以及压控延迟线，包括串联连接的多个单端缓冲器以提供延迟线，每一单端缓冲器具有单 端输入和单端输出，其中至少一个单端缓冲器连接至控制电压。14.根据权利要求13所述的延迟锁定环，其中，所述初始化控制电路在复位后工作。15.一种延迟锁定环DLL，包括压控延迟线；控制电压发生器，向所述压控延迟线提供DLL控制电压；相位检测器，按照使所述控制电压更为接近目标电压电平的方式，来进行所述控制电 压的调整；以及锁定点临近度检测器，接收第一时钟信号和第二时钟信号，该锁定点临近度检测器根 据第一和第二时钟信号之间的相位差，提供锁定检测信号，该锁定点临近度检测器包括至 少两个触发器和多个延迟线。16.一种用于初始化延迟锁定环的方法，包括从初始延迟开始，沿一个方向改变时钟信号的延迟，该时钟信号具有多个潜在锁定占.^ w\ 通过接收第一时钟信号和第二时钟信号并根据第一和第二时钟信号之间的相位差提 供锁定检测信号，来跳过所述多个锁定点中的第一潜在锁定点；以及 继续改变延迟以搜索工作点。17.一种用于初始化延迟锁定环的方法，包括从初始延迟开始，沿一个方向改变时钟信号的延迟，该时钟信号具有多个潜在锁定占.^ w\ 通过将控制电压传递经过多个单端缓冲器，来跳过所述多个锁定点中的第一潜在锁定 点，并继续沿同一方向改变时钟信号的延迟。18.一种搜索锁定点的方法，包括从延迟对控制电压特性...

【专利技术属性】
技术研发人员：迪特尔黑勒，托尼迈尔，彼得弗拉先科，
申请(专利权)人：睦塞德技术公司，
类型：发明
国别省市：CA[加拿大]