【技术实现步骤摘要】
本专利技术属于半导体，具体涉及一种sic mosfet及其制作方法。
技术介绍
1、现有的sicmosfet沟槽技术基本分为两个大类，即以英飞凌为首的半包围沟槽结构，如图1所示，第二类以日本公司罗姆、三菱等为首的带有dummy沟槽的结构，如图2所示。如图1所示的mos结构实际是由n+、pbody、n-drift组成，沟道由沟槽侧壁的栅氧控制，栅极由n掺杂的polysilicon导出，沟槽的一侧被一个很深的p-emitter区包围，形成一个半包围的结构。
2、如图1所示的半包围沟槽结构包括以下特点：1)沟道沿着c轴方向有一个小的偏角；2)每一个栅极沟槽实际只有一边用于mosfet的沟道开关，另一边使用p-emitter区包围，不做沟槽开关。该结构的优势有：1)沟道迁移率大，电流密度高；2)器件阻断时，p-emitter和n-drift区形成的pn结形成空间电荷区包围栅极沟槽底部，防止沟槽底部氧化层因为高电场而击穿。但是该结构相当于一个元胞的大部分区域是p-emitter，在mosfet工作时不起作用，虽然保护了沟槽底部的安全，但是牺牲了芯片的利用率。
3、如图2所示的带有dummy沟槽的结构，每个栅极沟槽的两侧都有沟槽，该结构牺牲栅极沟槽两侧的沟槽保全栅极两侧沟道，这样的设计明显浪费了芯片面积，芯片的利用率较低。
技术实现思路
1、本专利技术的目的在于提供一种sicmosfet及其制作方法，能够充分利用芯片面积，并且提高芯片利用率的同时，仍能保护沟槽底部的安全
2、为实现上述目的，本专利技术一种sic mosfet，包括自下至上依次分布的衬底、外延层漂移区、金属层，所述外延层漂移区和金属层之间自下至上依次设有l型的深p型基区、条形的深n+源极区域；深n+源极区域位于深p型基区拐角处，其上平面与深p型基区竖直方向的上平面持平，深n+源极区域的右侧与l型的p+区域的水平方向相连，深n+源极区域的深度与p+区域的水平方向的深度一致；深p型基区竖直方向的上方连接有l型的栅极氧化层，栅极氧化层与氧化层形成封闭空间，封闭空间的内部填充有n型多晶硅，氧化层的外部覆盖有ild氧化层i，p+区域的竖直方向的左侧设有ild氧化层ii，p+区域的竖直方向的右侧自上而下依次设有浅n+源极区域、浅p型基区；浅n+源极区域、浅p型基区的右侧与下一个l型的栅极氧化层的竖直方向相连；ild氧化层i、深n+源极区域、p+区域水平方向和ild氧化层ii组合形成一个沟槽，沟槽内部及其上方填充的是金属层。
3、作为本专利技术进一步的方案，浅p型基区与栅极氧化层接触的位置形成垂直方向的沟道i，深p型基区与栅极氧化层接触的位置形成水平方向的沟道ii，沟道i与沟道ii的长度相同。
4、作为本专利技术进一步的方案：形成p+区域、深p型基区、浅p型基区的掺杂离子是al；形成深n+源极区域、浅n+源极区域的掺杂离子是n或p。
5、作为本专利技术进一步的方案：所述衬底是sic材料、外延层漂移区是sic材料外延，均是n型。
6、一种sic mosfet的制作方法，包括以下步骤：
7、s1、提供一衬底；
8、s2、在衬底的上方外延生长外延层漂移区；
9、s3、向外延层漂移区的上方注入高能离子形成若干个凹槽区即形成深p型基区，相邻的深p型基区之间留有一定的距离；
10、s4、相邻两个深p型基区之间通过离子注入形成浅p型基区；
11、s5、在深p型基区的右侧注入p+区域，其注入深度比深p型基区浅0.3～0.7um，浓度大于1019/cm3；
12、s6、自浅p型基区的右侧部分区域至p+区域的左侧进行干法刻蚀，形成沟槽，刻蚀深度保证p+区域的底部留有0.1～0.5um的空间，使p+区域、深p型基区形成l型分布；
13、s7、通过掩膜窗口在浅p型基区的上方注入浅n+源极区域，在深p型基区的垂直方向与p+区域的水平方向的连接处，注入深n+源极区域，两处n+源极区域的深度在0.1～0.5um之间，浓度大于1020/cm3；
14、s8、在碳膜覆盖下进行激活处理，激活温度在1600℃以上；
15、s9、在步骤s8完成后的模型上表面通过高温氧化形成栅极氧化层，其厚度在30～60nm之间，并且在no气氛中退火30min以上；
16、s10、在沟槽中淀积n型多晶硅，并且通过反刻或者cmp平坦化技术去除沟槽以外其他位置的n型多晶硅；
17、s11、通过二氧化硅做刻蚀掩膜去除沟槽中的部分n型多晶硅，形成一个新的沟槽，然后使用湿法将掩膜层连同栅氧形成过程中多余的栅极氧化层去除，仅保留n型多晶硅左侧和下方的l型的栅极氧化层；
18、s12、氧化n型多晶硅，在n型多晶硅的上方及右侧形成氧化层，氧化层与栅极氧化层形成封闭空间对n型多晶硅进行全保护，氧化层的厚度在50～200nm，氧化温度在1000℃附近，此温度不会对sic进行氧化；
19、s13、在步骤s12形成模型的上表面淀积ild氧化层，其材质是二氧化硅或者bpsg，厚度在400nm以上；
20、s14、通过光阻掩膜刻蚀掉部分ild氧化层，保留氧化层外部覆盖的ild氧化层i，及保留p+区域竖直方向与沟槽相接触部分的ild氧化层ii，其他部分漏出sic；为了保护sic不受损伤，通过干法加上湿法的方式进行刻蚀，即在干法刻蚀掉大部分ild氧化层后，使用boe进行缓慢刻蚀掉剩余的ild氧化层；
21、s15、在步骤s14形成的模型上方采用溅射工艺形成金属层，金属层包括形成欧姆接触的ni或电极金属al或alcu或ni+al或ni+alcu，所述金属层与sic接触的地方形成合金，该合金形成的温度大于850℃，金属层的厚度在4um以上，金属层完成后，采用钝化层工艺进行加工。
22、与现有技术相比，本专利技术将p+区域设计成了平面mosfet，它不仅不影响阻断状态的器件安全性，同时相当于正向电流能力翻了一倍。与此同时，沟道i、沟道ii受同一个栅极控制，不仅充分利用了芯片面积，而且垂直方向和平行方向的两个mosfet的开启是同步的，实现了并联的可能。另外，当需要两个mosfet分开工作时，将其金属层或电极定义清楚即可实现，实现了器件在芯片层面的集成。
本文档来自技高网...【技术保护点】
1.一种SiC MOSFET，包括自下至上依次分布的衬底(301)、外延层漂移区(302)、金属层(101)，其特征在于，所述外延层漂移区(302)和金属层(101)之间自下至上依次设有L型的深P型基区(203-1)、条形的深N+源极区域(202-1)；深N+源极区域(202-1)位于深P型基区(203-1)拐角处，其上平面与深P型基区(203-1)竖直方向的上平面持平，深N+源极区域(202-1)的右侧与L型的P+区域(201)的水平方向相连，深N+源极区域(202-1)的深度与P+区域(201)的水平方向的深度一致；深P型基区(203-1)竖直方向的上方连接有L型的栅极氧化层(204)，栅极氧化层(204)与氧化层(204-1)形成封闭空间，封闭空间的内部填充有n型多晶硅(401)，氧化层(204-1)的外部覆盖有ILD氧化层I(205-1)，P+区域(201)的竖直方向的左侧设有ILD氧化层II(205-2)，P+区域(201)的竖直方向的右侧自上而下依次设有浅N+源极区域(202)、浅P型基区(203)；浅N+源极区域(202)、浅P型基区(203)的右侧与下一个L型的栅
2.根据权利要求1所述的一种SiC MOSFET，其特征在于，所述浅P型基区(203)与栅极氧化层(204)接触的位置形成垂直方向的沟道I(501)，深P型基区(203-1)与栅极氧化层(204)接触的位置形成水平方向的沟道II(502)，沟道I(501)与沟道II(502)的长度相同。
3.根据权利要求1或2所述的一种SiC MOSFET，其特征在于，形成P+区域(201)、深P型基区(203-1)、浅P型基区(203)的掺杂离子是Al；形成深N+源极区域(202-1)、浅N+源极区域(202)的掺杂离子是N或P。
4.根据权利要求1或2所述的一种SiC MOSFET，其特征在于，所述衬底(301)是SiC材料、所述外延层漂移区(302)是SiC材料外延，均是N型。
5.根据权利要求1所述的一种SiC MOSFET的制作方法，其特征在于，包括以下步骤：
...【技术特征摘要】
1.一种sic mosfet，包括自下至上依次分布的衬底(301)、外延层漂移区(302)、金属层(101)，其特征在于，所述外延层漂移区(302)和金属层(101)之间自下至上依次设有l型的深p型基区(203-1)、条形的深n+源极区域(202-1)；深n+源极区域(202-1)位于深p型基区(203-1)拐角处，其上平面与深p型基区(203-1)竖直方向的上平面持平，深n+源极区域(202-1)的右侧与l型的p+区域(201)的水平方向相连，深n+源极区域(202-1)的深度与p+区域(201)的水平方向的深度一致；深p型基区(203-1)竖直方向的上方连接有l型的栅极氧化层(204)，栅极氧化层(204)与氧化层(204-1)形成封闭空间，封闭空间的内部填充有n型多晶硅(401)，氧化层(204-1)的外部覆盖有ild氧化层i(205-1)，p+区域(201)的竖直方向的左侧设有ild氧化层ii(205-2)，p+区域(201)的竖直方向的右侧自上而下依次设有浅n+源极区域(202)、浅p型基区(203)；浅n+源极区域(202)、浅p型基区(203)的右侧与下一个l型的栅极氧化层(204...
【专利技术属性】
技术研发人员：骆勇，陈刚，鲍舰，商立伟，
申请(专利权)人：江苏中科汉韵半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。