１４ｂｉｔ位宽图像压缩硬件编码器制造技术

本发明专利技术涉及１４ｂｉｔ位宽图像压缩硬件编码器，该编码器可以用来降低８～１４ｂｉｔ高位宽图像记录和传输时需要的存储空间和传输带宽。该编码器基于一种低复杂度的小波图像压缩算法开发，它包括以下几个模块：全局状态机控制器、４个数据通路选通器、４个数据缓存Ａ、Ｂ、Ｃ和Ｄ、图像缓存器、第一级、第二级、第三级小波驱动器、二维预测器、二维小波变引擎、数据转移器、优化量化器、自适应零游程编码器和指数哥伦布编码器；本发明专利技术中以上各个模块有机结合进行并行处理，实现了高速的高位宽图像压缩，同时具有较高图像质量。使用本发明专利技术进行高位宽摄像机图像的实时压缩，可以显著减少图像数据量，减少存储容量和传输带宽的要求。

【技术实现步骤摘要】

本专利技术涉及一种14bit高位宽图像压缩硬件编码器，是一种基于小波变换图像压 缩技术及面向VLSI硬件实现的14bit高位宽图像压缩硬件编码器，用于实现8 14bit高 位宽视频图像序列的实时连续压缩。
技术介绍
图像信息具有信息量大，数据量大的特点。据分析，在人类接收到的信息当中， 20%是通过声音接收的，而通过眼睛接收到的信息超过了 80%。自古就有“百闻不如一见” 的说法，形象地说明了图像信息交流的重要性和迫切性。然而，数字图像数据随着尺寸的增 大，数据量以几何速度增长。如果不能解决巨大的数据量和有限的记录空间和传输带宽之 间的矛盾，那么像如今这样普及的数字图像应用是很困难的。因此，数字图像压缩技术在最近几十年一直是一个研究热点，出现了许多优秀的 算法，其中许多算法还成为商业标准。图像压缩存储/传输系统的核心部分就是图像压缩 编码器，它关系着图像质量和整个系统的性能。衡量图像压缩编码器的性能主要有两项指 标图像压缩性能和压缩速度，图像压缩性能越高，表明压缩算法越高效，在相同压缩比下 能达到更高的图像质量，而压缩速度表示编码器每秒能压缩多少图像。由于目前的图像压 缩算法普遍具有较高的计算复杂度，而采用常用的通用处理器或可编程DSP难以实现实时 的图像压缩编码。所以，采用硬件如FPGA或ASIC来加速图像压缩以实现实时图像压缩，现 在市面上的专用图像压缩芯片支持的图像最高位宽仅为12bit/pixel，能够满足普通摄像 机图像压缩应用的需求。然而，对于在许多领域都有重要应用的高位宽相机(比如14bit/ pixel和14bit/pixel的红外相机)来说，就迫切需要一种兼容高位宽图像压缩的图像编码 解决方案。
技术实现思路
本专利技术要解决的技术问题传统通用处理器和可编程DSP难以实现高速图像实时 压缩，另外市面上的商业ASIC图像压缩芯片支持的最高图像位宽仅为12bit/pixel。本发 明目的是提供一种14bit位宽图像压缩硬件编码器，作为IP核实现于FPGA或ASIC中时， 可以为高速高位宽相机图像(最高14bit/pixel)提供高性能的图像压缩解决方案。为达成所述目的，本专利技术提供的14bit位宽图像压缩硬件编码器包括A、B、C和 D数据通路选通器，图像缓存器、图像缓存组、小波变换组和数据编码组，所述图像缓存组包 括A、B、C和D数据缓存；图像缓存组、小波变换组和数据编码组是并行工作；根据整幅图像压缩算法在计算时需要缓存整幅图像的所有中间数据，设计逐帧图 像压缩结构，采用双乒乓的思路将图像压缩算法合理分开、并结合片外图像缓存组的A、B、C 和D数据缓存，实现连续帧的整幅图像一次压缩，其中图像缓存组、小波变换组和数据编码组之间以A、B、C和D数据缓存进行乒乓操作 来交换数据；A、B、C和D数据通路选通器的输入输出端分别连接A、B、C和D数据缓存的输入输 出端，将A、B、C和D数据缓存做小波变换组、图像缓存器和数据编码组的数据交换共享存储 器，由A、B、C和D数据通路选通器管理分别A、B、C和D数据缓存，同一时刻仅有图像缓存 器、小波变换组和数据编码组其中的一个访问每个数据缓存；A数据通路选通器连接图像缓存器和小波变换器组，奇数帧时，图像缓存器访问数 据缓存A ；偶数帧时，小波变换器组访问数据缓存A ；B数据通路选通器连接图像缓存器和小波变换器组，偶数帧时，图像缓存器访问数 据缓存B ；奇数帧时，小波变换器组访问数据缓存B ；C数据通路选通器连接小波变换器组和数据编码组，奇数帧时，小波变换器组访问 数据缓存C ；偶数帧时，数据编码组访问数据缓存C ；D数据通路选通器连接小波变换器组和数据编码组，偶数帧时，小波变换器组访问 数据缓存D ；奇数帧时，数据编码组访问数据缓存D。所述小波变换组包括第一级小波驱动器、第二级小波驱动器、第三级小波驱动 器、二维预测器、二维小波变换引擎、数据转移器，其中的第一级小波驱动器、第二级小波驱 动器、第三级小波驱动器读取图像数据并共享二维小波变换引擎，对读取图像数据进行三 级小波变换得到图像的三级小波变换系数，二维预测器对三级小波变换后的LL3子带进行 二维的预测；数据转移器在各级小波变换变换时进行子带数据的转移。所述的第一级小波驱动器、第二级小波驱动器、第三级小波驱动器用以连续复用 二维小波变换引擎，用于实现图像的三级小波变换，图像三级小波变换后产生10个子带的 系数。所述的二维小波变换引擎是用于实现图像二维5/3小波变换的二维小波变换引 擎，可以兼容有损及无损压缩。所述数据编码组包括优化量化器、自适应零游程编码器和指数哥伦布编码器顺序 串联连接，数据由优化量化器量化后送给自适应零游程编码器，自适应零游程编码器的输 出送给指数哥伦布编码器，级联完成数据编码。所述的优化量化器对十个子带分别进行死区量化，十个子带的量化阶矢量为 Δ X [1112224448]。所述的自适应零游程编码器具有两个工作模式普通模式及游程模式，其模式间 转换连续零个数阈值为2。所述的指数哥伦布编码器采用位并行编码结构，指数哥伦布编码参数k为0。本专利技术提供的14bit位宽图像压缩硬件编码器还包括全局状态机控制器输出的 控制信号连接到图像缓存组、小波变换组和数据编码组，用以控制图像缓存组、小波变换组 和数据编码组的工作起始及协调，用以控制图像缓存与图像缓存组、小波变换组和数据编 码组之间的数据通路选通器。本专利技术与现有技术相比有如下优点本专利技术设计了一种逐帧图像压缩结构，采用 双乒乓的思路将图像压缩算法合理分开、并结合片外4个数据缓存，可以高效地实现连续 帧的整幅图像一次压缩。解决了整幅图像压缩算法在计算时需要缓存整幅图像的所有中间 数据，导致需求外部缓存较多，且难以进行连续逐帧图像的压缩的问题。本专利技术14bit位宽图像压缩硬件编码器用于实现高位宽相机应用中的图像压缩，可以降低存储容量及传输带宽的需求。图像压缩编码器是图像压缩记录传输系统，它关系 着图像质量和整个系统的性能。衡量图像压缩编码器的性能主要有两项指标图像压缩性 能和压缩速度，图像压缩性能越高，表明压缩算法越高效，在相同压缩比下能达到更高的图 像质量，而压缩速度表示编码器每秒能压缩多少图像。本专利技术具有较高的压缩性能，与目前最新的图像压缩标准JPEG2000和最流行的 JPEG标准进行对比结果是(图12)，高于JPEG，接近JPEG2000，可以保证10倍 30倍的较 高压缩比时，保证较高图像质量。由于本专利技术采用了低复杂度的编码方法，使得本专利技术与传 统小波图像压缩算法以及JPEG2000和其实现方式相比，在同等压缩性能的条件下，大大降 低了算法复杂度，因此，也使得硬件资源的开销很小，仅占用1755个Slices的FPGA资源， 约为FPGA实现JPEG2000标准的1/6。另外，本专利技术设计时创新性地将这些模块组合为三个 工作组图像缓存组、小波变换组和数据编码组。这三个工作组完全并行工作，使得该结构 基于FPGA或AISC实现时可以获得最高158百万像素每秒压缩速度，远远高于传统通用处 理器CPU或可编程DSP的图像压缩速度。而且本专利技术在作为硬件IP核嵌入到各种平台中 时，该结构具有接口简单标准，占用资源较少的特点，方便实用。附图说明图1本文档来自技高网...

【技术保护点】
１４ｂｉｔ位宽图像压缩硬件编码器，其特征在于：该编码器包括：Ａ、Ｂ、Ｃ和Ｄ数据通路选通器，图像缓存器、图像缓存组、小波变换组和数据编码组，所述图像缓存组包括Ａ、Ｂ、Ｃ和Ｄ数据缓存；图像缓存组、小波变换组和数据编码组是并行工作；根据整幅图像压缩算法在计算时需要缓存整幅图像的所有中间数据，设计逐帧图像压缩结构，采用双乒乓的思路将图像压缩算法合理分开、并结合片外图像缓存组的Ａ、Ｂ、Ｃ和Ｄ数据缓存，实现连续帧的整幅图像一次压缩，其中：图像缓存组、小波变换组和数据编码组之间以Ａ、Ｂ、Ｃ和Ｄ数据缓存进行乒乓操作来交换数据；Ａ、Ｂ、Ｃ和Ｄ数据通路选通器的输入输出端分别连接Ａ、Ｂ、Ｃ和Ｄ数据缓存的输入输出端，将Ａ、Ｂ、Ｃ和Ｄ数据缓存做小波变换组、图像缓存器和数据编码组的数据交换共享存储器，由Ａ、Ｂ、Ｃ和Ｄ数据通路选通器管理分别Ａ、Ｂ、Ｃ和Ｄ数据缓存，同一时刻仅有图像缓存器、小波变换组和数据编码组其中的一个访问每个数据缓存；Ａ数据通路选通器连接图像缓存器和小波变换器组，奇数帧时，图像缓存器访问数据缓存Ａ；偶数帧时，小波变换器组访问数据缓存Ａ；Ｂ数据通路选通器连接图像缓存器和小波变换器组，偶数帧时，图像缓存器访问数据缓存Ｂ；奇数帧时，小波变换器组访问数据缓存Ｂ；Ｃ数据通路选通器连接小波变换器组和数据编码组，奇数帧时，小波变换器组访问数据缓存Ｃ；偶数帧时，数据编码组访问数据缓存Ｃ；Ｄ数据通路选通器连接小波变换器组和数据编码组，偶数帧时，小波变换器组访问数据缓存Ｄ；奇数帧时，数据编码组访问数据缓存Ｄ。...

【技术特征摘要】
14bit位宽图像压缩硬件编码器，其特征在于该编码器包括A、B、C和D数据通路选通器，图像缓存器、图像缓存组、小波变换组和数据编码组，所述图像缓存组包括A、B、C和D数据缓存；图像缓存组、小波变换组和数据编码组是并行工作；根据整幅图像压缩算法在计算时需要缓存整幅图像的所有中间数据，设计逐帧图像压缩结构，采用双乒乓的思路将图像压缩算法合理分开、并结合片外图像缓存组的A、B、C和D数据缓存，实现连续帧的整幅图像一次压缩，其中图像缓存组、小波变换组和数据编码组之间以A、B、C和D数据缓存进行乒乓操作来交换数据；A、B、C和D数据通路选通器的输入输出端分别连接A、B、C和D数据缓存的输入输出端，将A、B、C和D数据缓存做小波变换组、图像缓存器和数据编码组的数据交换共享存储器，由A、B、C和D数据通路选通器管理分别A、B、C和D数据缓存，同一时刻仅有图像缓存器、小波变换组和数据编码组其中的一个访问每个数据缓存；A数据通路选通器连接图像缓存器和小波变换器组，奇数帧时，图像缓存器访问数据缓存A；偶数帧时，小波变换器组访问数据缓存A；B数据通路选通器连接图像缓存器和小波变换器组，偶数帧时，图像缓存器访问数据缓存B；奇数帧时，小波变换器组访问数据缓存B；C数据通路选通器连接小波变换器组和数据编码组，奇数帧时，小波变换器组访问数据缓存C；偶数帧时，数据编码组访问数据缓存C；D数据通路选通器连接小波变换器组和数据编码组，偶数帧时，小波变换器组访问数据缓存D；奇数帧时，数据编码组访问数据缓存D。2.如权利要求1所述的14bit位宽图像压缩硬件编码器，其特征在于所述小波变换 组包括第一级小波驱动器、第二级小波驱动器、第三级小波驱动器、二维预测器、二维小波 变换引擎、数据转移器，其中的第一级小波驱动器、第二级小波驱动器、第三级小波驱动器 读取图像数据并共享二维小波变换引擎，对...

【专利技术属性】
技术研发人员：徐智勇，徐勇，张启衡，张耀，王芳，
申请(专利权)人：中国科学院光电技术研究所，
类型：发明
国别省市：90[中国|成都]