【技术实现步骤摘要】
本专利技术涉及半导体器件，特别是涉及一种具有 high k介质的超结sgt结构及其制作方法。
技术介绍
1、在功率器件
，屏蔽栅（简称sgt）mosfet是将传统的trench mosfet沟槽中的栅极分成一个栅极和一个源极，其源极多晶硅有电荷耦合作用，具有小栅漏电容、低导通电阻优点，但仍受“硅极限”限制，且无法实现高压器件，而超结结构多用于高压情况，由于其p柱和n柱的存在，引入了横向电场，通过电荷平衡可以将三角形的电场分布调整为近似矩形分布，在相同的击穿电压条件下，通过降低漂移区电阻，可以很大程度减小导通电阻，这从一定程度上打破了硅极限，因此超结和sgt结构组合能在高压下实现低导通电阻。
2、图1为常规的超结sgt结构图，图中包括：n+ sub，n型外延，p柱，p柱之间的sg沟槽，沟槽中有source poly，侧壁氧化层，gate poly，栅极氧化层，p柱上有p型体区和n+源区，硅表面有层间介质层和金属层。当器件击穿时，其击穿位置与p柱、n epi浓度相关，当qp<qn时（n-rich状态），击穿点易发生在器件表面位置，即该处的电场峰值很高，此时电场分布比较接近三角形分布，当qp>qn时（p-rich状态），击穿点易发生在p柱底部，即该处的电场峰值很高，此时电场分布比较接近三角形分布，所述两种情况的电场峰值越大，器件越容易击穿，bv值越小，则器件的bv窗口越小，其良率更容易受到工艺波动影响。
技术实现思路
1、为了改善上述问题，本专利技术提供一种
2、一种具有high k介质的超结sgt结构的制作方法，具体包括以下步骤：
3、步骤一：在重掺杂n+衬底分两次生长n型外延，第二次外延电阻率小于第一次外延电阻率；
4、步骤二：在n型外延上刻蚀深沟槽，通过热氧化在硅表面形成氧化层，然后刻蚀掉氧化层；
5、步骤三：在深沟槽生长p型外延，即p柱，并通过热氧化在硅表面形成氧化层，然后刻蚀掉氧化层；
6、步骤四：利用光刻工艺在p柱之间刻蚀形成沟槽2；
7、步骤五：通过干法氧化加湿法氧化的方式在硅表面形成厚二氧化硅层，即侧壁氧化层；
8、步骤六：通过化学淀积工艺在沟槽2中淀积源极多晶硅，并回刻源极多晶硅；
9、步骤七：通过湿法刻蚀工艺刻蚀侧壁氧化层，使侧壁氧化层的表面低于源极多晶硅表面；
10、步骤八：淀积high k介质，并回刻high k介质至源极多晶硅的上表面下方；
11、步骤九：通过热氧化工艺在硅表面热生长形成栅极氧化层；
12、步骤十：在沟槽2内淀积栅极多晶硅，并回刻栅极多晶硅至栅极氧化层的表面下方；
13、步骤十一：刻蚀上表面部分厚度的栅极氧化层，通过光刻在沟槽2两侧进行硼和砷的注入，并分别通过高温退火工艺形成p型体区和n+源区，n+源区位于沟槽2两侧且不连通；
14、步骤十二：淀积层间介质层；
15、步骤十三：刻蚀层间介质层形成接触孔，并进行bf2和b注入，形成良好的欧姆接触，淀积正面金属，并对正面金属进行图形化形成栅极和源极；
16、步骤十四：淀积钝化层，并进行图形化形成电极打线区域，最后进行衬底减薄和背金工艺。
17、步骤一中，两次外延生长后，由下至上依次为n+衬底、大电阻率的第一次外延、小电阻率的第二次外延。
18、步骤三中，通过刻蚀工艺形成p柱，其刻蚀采用88.7°刻蚀，刻蚀完后，由底部注入形成p柱。
19、步骤四中，所述沟槽深度小于p柱的深度，并位于所述的第二次外延中。
20、步骤五中，所述厚二氧化硅层的形成具体方式为先通过干法氧化工艺形成质量较好的薄sio2层，然后通过湿法氧化工艺形成目标厚度的厚二氧化硅层。
21、所述的high k介质位于所述的侧壁氧化层中，厚度与所述的侧壁氧化层一致。
22、步骤十二中，所述的层间介质层为bpsg材料。
23、一种如上述的制作方法得到的具有high k介质的超结sgt结构。
24、相较于现有技术，本专利技术技术方案具有如下有益效果。
25、在本技术方案中，high k介质位于源极多晶硅两侧，替代了部分原有的侧壁氧化层。这种结构可以有效地提高器件的性能和稳定性。
26、high k介质具有高介电常数，可以有效地将器件中部的电场拉高，从而改变器件内部的电场分布。通过调整电场分布，可以降低器件在n-rich状态和p-rich状态下的bv值，从而提高了器件的稳定性和可靠性。
27、此外，high k介质还可以增大器件的bv窗口。bv窗口是衡量器件性能的一个重要指标，它代表了器件能够承受的最大电压和最小电压。通过使用high k介质，可以扩大bv窗口，从而在一定程度上保证了产品在工艺波动中的良率。
28、因此，本技术方案通过使用high k介质代替侧壁氧化层，可以有效地提高器件的性能和稳定性，同时扩大bv窗口，保证产品的良率。这种技术方案具有广泛的应用前景，可以为半导体产业的发展带来重要的推动作用。
本文档来自技高网...【技术保护点】
1.一种具有High K介质的超结SGT结构的制作方法，其特征在于，具体包括以下步骤：
2.根据权利要求1中所述的具有High K介质的超结SGT结构的制作方法，其特征在于，步骤一中，两次外延生长后，由下至上依次为N+衬底、大电阻率的第一次外延、小电阻率的第二次外延。
3.根据权利要求1中所述的具有High K介质的超结SGT结构的制作方法，其特征在于，步骤三中，通过刻蚀工艺形成P柱，其刻蚀采用88.7°刻蚀，刻蚀完后，由底部注入形成P柱。
4.根据权利要求1中所述的具有High K介质的超结SGT结构的制作方法，其特征在于，步骤四中，所述沟槽深度小于P柱的深度，并位于所述的第二次外延中。
5.根据权利要求1中所述的具有High K介质的超结SGT结构的制作方法，其特征在于，步骤五中，所述厚二氧化硅层的形成具体方式为先通过干法氧化工艺形成质量较好的薄SiO2层，然后通过湿法氧化工艺形成目标厚度的厚二氧化硅层。
6.根据权利要求1中所述的具有High K介质的超结SGT结构的制作方法，其特征在于，所述的High K介质位于
7.根据权利要求1中所述的具有High K介质的超结SGT结构的制作方法，其特征在于，步骤十二中，所述的层间介质层为BPSG材料。
8.一种如权利要求1-7任一所述的制作方法得到的具有High K介质的超结SGT结构。
...【技术特征摘要】
1.一种具有high k介质的超结sgt结构的制作方法，其特征在于，具体包括以下步骤：
2.根据权利要求1中所述的具有high k介质的超结sgt结构的制作方法，其特征在于，步骤一中，两次外延生长后，由下至上依次为n+衬底、大电阻率的第一次外延、小电阻率的第二次外延。
3.根据权利要求1中所述的具有high k介质的超结sgt结构的制作方法，其特征在于，步骤三中，通过刻蚀工艺形成p柱，其刻蚀采用88.7°刻蚀，刻蚀完后，由底部注入形成p柱。
4.根据权利要求1中所述的具有high k介质的超结sgt结构的制作方法，其特征在于，步骤四中，所述沟槽深度小于p柱的深度，并位于所述的第二次外延中。
【专利技术属性】
技术研发人员：赵宏美，肖晓军，李铁生，陈桥梁，
申请(专利权)人：龙腾半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。