System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及毫米波芯片,尤其涉及4d毫米波雷达芯片的级联模块、级联系统及级联方式。
技术介绍
1、一般而言将在30~300ghz波段(对应波长为1~100mm)范围内工作的雷达装置称为毫米波雷达。因其探测距离长、抗干扰能力强、成本低等特点,被广泛地应用在自适应巡航控制、前向防撞报警、盲点检测等高阶自动驾驶功能中。
2、目前,传统的3d毫米波雷达主要功能为测角、测距与测速,其存在无法测量物体高度的固有缺陷,从而使其不能识别前方静止物体是否会对车辆通行产生影响。此外,信噪比太低是传统3d毫米波雷达的另一个缺陷,这将会导致雷达系统存在大量误测。3d毫米波雷达的缺陷导致其在高阶应用系统中越来越力不从心。因此增加了俯仰角的测量信息的4d毫米波成像雷达应运而生,其突破了传统毫米波雷达的局限性。角度分辨率可达到亚度(<1°)级别,能够通过输出大量的测量点清晰地呈现出目标障碍物的轮廓。为了获取更好的角度分辨率,提高点云信号的密度,目前4d成像雷达的技术路线围绕增加通道数(接收天线数量与发射天线数量相乘后得到的虚拟通道数)展开。通过增加天线的数量和密度,可以优化角度和速度分辨率,使得输出点云图像更密集,更有效地分析测量目标的轮廓、行为和类别。
3、多芯片级联能有效提升毫米波雷达系统的虚拟通道数,是目前主要的技术方案之一。
4、将标准雷达芯片通过级联的方式实现虚拟通道数的增加。但是,现有的级联方案中多采用主芯片中频信号直接放大输出进行级联间的同步。未经频率处理的中频信号频率从相对较高,会增加芯片内部级联模块链
技术实现思路
1、本申请提供了4d毫米波雷达芯片的级联模块、级联系统及级联方式,其技术目的是降低毫米波雷达芯片内部级联模块的设计难度,同时降低对pcb基板的设计要求,解决4d成像毫米波雷达系统的高成本、高功耗等问题。
2、本申请的上述技术目的是通过以下技术方案得以实现的:
3、一种4d毫米波雷达芯片的级联模块,包括设在4d毫米波雷达芯片上的雷达信号产生以及发射模块、中频信号源、中频接收链路和中频发射链路,所述中频接收链路包括第一放大器和倍频器,所述第一放大器包括接收接口s1和输出接口,所述输出接口与所述倍频器连接,所述倍频器输出至所述雷达信号产生以及发射模块;所述中频发射链路包括分频器、第二放大器和第三放大器,所述第二放大器包括第一输入接口和发射接口s2,所述第三放大器包括第二输入接口和发射接口s3;所述中频信号源与所述分频器的输入端连接,所述分频器的输出分别输入至第二放大器和第三放大器;所述发射接口s3和所述接收接口s1通过中频同步信号连接线连接。
4、进一步地,所述分频器为二分频模块。
5、进一步地,所述中频同步信号连接线设在承载4d毫米波雷达芯片的介质基板上,且所述中频同步信号连接线为所述介质基板顶层或底层的50欧姆微带线。
6、一种4d毫米波雷达芯片的级联系统,该级联系统包括一个4d毫米波雷达主芯片和至少一个4d毫米波雷达次芯片,所述主芯片和所述次芯片内部均设有级联模块,所述主芯片中的发射接口s2与所述次芯片中的接收接口s1连接;当至少存在两个次芯片时,上一级次芯片的发射接口s2与下一级次芯片的接收接口s1连接;其中,所述主芯片的中频信号源、中频接收链路和中频发射链路均保持常开状态,所述次芯片的中频信号源保持常闭状态,所述次芯片的中频接收链路保持常开状态;当上一级次芯片需要级联下一级次芯片时,该上一级次芯片的中频发射链路保持常开状态,否则保持常闭状态。
7、进一步地,所述主芯片中的发射接口s2与所述次芯片中的接收接口s1或上一级次芯片的发射接口s2与下一级次芯片的接收接口s1均通过中频同步信号连接线连接,所述中频同步信号连接线设在承载4d毫米波雷达芯片的介质基板上,且所述中频同步信号连接线为所述介质基板顶层或底层的50欧姆微带线。
8、一种4d毫米波雷达芯片的级联方法,该级联方法用于级联系统,该级联方法包括:将主芯片的中频发射链路的发射接口s3连接至主芯片的中频接收链路的接收接口s1,主芯片的中频发射链路的发射接口s2连接至次芯片的中频接收链路的接收接口s1;当存在至少两个次芯片时,将上一级次芯片的中频发射链路的发射接口s3连接至下一级次芯片的中频接收链路的接收接口s1;其中,任一所述次芯片的中频发射链路的发射接口s2均悬空。
9、本申请的有益效果在于:
10、(1)4d毫米波雷达芯片内部的级联模块实现了对中频信号的频率处理(分频和倍频),降低了电路设计难度,提高了电路成功率,节约了时间成本,同时降低了传输损耗。
11、(2)4d毫米波雷达芯片内部的级联系统,只需要采用介质基板级的50欧姆微带线就能将主芯片与次芯片的级联端口进行连接,从而实现4d毫米波雷达系统的中频同步级联。
12、(3)本申请采用低频率的中频同步信号,降低了对微带线传输结构的要求,同时降低中频信号在介质基板传输线中的传输损耗。
本文档来自技高网...【技术保护点】
1.一种4D毫米波雷达芯片的级联模块,其特征在于,包括设在4D毫米波雷达芯片上的雷达信号产生以及发射模块、中频信号源、中频接收链路和中频发射链路,所述中频接收链路包括第一放大器和倍频器,所述第一放大器包括接收接口S1和输出接口,所述输出接口与所述倍频器连接,所述倍频器输出至所述雷达信号产生以及发射模块;所述中频发射链路包括分频器、第二放大器和第三放大器,所述第二放大器包括第一输入接口和发射接口S2,所述第三放大器包括第二输入接口和发射接口S3;所述中频信号源与所述分频器的输入端连接,所述分频器的输出分别输入至第二放大器和第三放大器;所述发射接口S3和所述接收接口S1通过中频同步信号连接线连接。
2.如权利要求1所述的级联模块,其特征在于,所述分频器为二分频模块。
3.如权利要求1所述的,其特征在于,所述中频同步信号连接线设在承载4D毫米波雷达芯片的介质基板上,且所述中频同步信号连接线为所述介质基板顶层或底层的50欧姆微带线。
4.一种4D毫米波雷达芯片的级联系统,其特征在于,该级联系统包括一个4D毫米波雷达主芯片和至少一个4D毫米波雷达次芯片,
5.如权利要求4所述的级联系统,其特征在于,所述主芯片中的发射接口S2与所述次芯片中的接收接口S1或上一级次芯片的发射接口S2与下一级次芯片的接收接口S1均通过中频同步信号连接线连接。
6.一种4D毫米波雷达芯片的级联方法,其特征在于,该级联方法用于权利要求4-5任一所述的级联系统,该级联方法包括:将主芯片的中频发射链路的发射接口S3连接至主芯片的中频接收链路的接收接口S1,主芯片的中频发射链路的发射接口S2连接至次芯片的中频接收链路的接收接口S1;当存在至少两个次芯片时,将上一级次芯片的中频发射链路的发射接口S3连接至下一级次芯片的中频接收链路的接收接口S1;其中,任一所述次芯片的中频发射链路的发射接口S2均悬空。
...【技术特征摘要】
1.一种4d毫米波雷达芯片的级联模块,其特征在于,包括设在4d毫米波雷达芯片上的雷达信号产生以及发射模块、中频信号源、中频接收链路和中频发射链路,所述中频接收链路包括第一放大器和倍频器,所述第一放大器包括接收接口s1和输出接口,所述输出接口与所述倍频器连接,所述倍频器输出至所述雷达信号产生以及发射模块;所述中频发射链路包括分频器、第二放大器和第三放大器,所述第二放大器包括第一输入接口和发射接口s2,所述第三放大器包括第二输入接口和发射接口s3;所述中频信号源与所述分频器的输入端连接,所述分频器的输出分别输入至第二放大器和第三放大器;所述发射接口s3和所述接收接口s1通过中频同步信号连接线连接。
2.如权利要求1所述的级联模块,其特征在于,所述分频器为二分频模块。
3.如权利要求1所述的,其特征在于,所述中频同步信号连接线设在承载4d毫米波雷达芯片的介质基板上,且所述中频同步信号连接线为所述介质基板顶层或底层的50欧姆微带线。
4.一种4d毫米波雷达芯片的级联系统,其特征在于,该级联系统包括一个4d毫米波雷达主芯片和至少一个4d毫米波雷达次芯片,所述主芯片和所述次芯片内部均设有如权利要求1-3任一所述...
【专利技术属性】
技术研发人员:张子宇,罗为,毛银伟,周济明,
申请(专利权)人:圭步微电子南京有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。