【技术实现步骤摘要】
本专利技术是有关于一种应用在数据存储领域的数据访问接口单元，尤指一种帮助物理存储装置(physical storage device,psd)与多个控制器沟通的数据访问接口单元。
技术介绍
1、请参阅图1a，其是为一现有存储系统架构1a(后称「存储系统架构1a」)的框示意图。存储系统架构1a是由一主机(host)15与一独立冗余磁盘阵列子系统(redundant arrayof independent disks subsystem,raid subsystem)3a(又称为「raid子系统」3a)所组成，其中该raid子系统3a包括由两个控制器100,200所组成的一控制器对(controller pair)、与多个固态硬盘(solid state disk,ssd)单元301a,301b。
2、为了能增加数据存储系统的可靠性(reliability)，常会见到通过冗余(redundant)的架构，将两个控制器(例如：第一控制器100与第二控制器200)配置成一控制器对(又称「冗余对」(redundant pair))，以因应当一控制器(例如：第一控制器100)发生故障或无法运作时，另一控制器(例如：第二控制器200)可以接管(take over)故障的控制器所负责的工作(例如：接管故障的控制器原先管理的数据存储装置)，这样使得主机依然可以连续不中断地对所有数据存储装置继续执行数据访问工作。再者，现今越来越多的数据存储系统采用固态硬盘(solid state disk,ssd)作为其数据存储装置。固态硬盘可能提供有
3、以图1a为例，由于raid子系统3a中的第一固态硬盘(ssd)单元301a与第二固态硬盘(ssd)单元301b所包括的第一固态硬盘(ssd)12与第二固态硬盘(ssd)22皆只有配置单端口(single port)，因此两固态硬盘(ssd)单元301a,301b各自更须要一多路复用器(multiplexer)16,26、一固态硬盘(ssd)控制器14,24、与一时钟多路复用器(clockmultiplexer)18,28，用以帮助固态硬盘(ssd)12,22分别与两个控制器100,200连接，以及帮助固态硬盘(ssd)单元301a,301b切换与处理来自控制器(svc)100,200的数据与信号。其中，第一固态硬盘(ssd)控制器14与第二固态硬盘(ssd)控制器24是用以接收来自主要控制器(primary controller)(例如，第一控制器100或第二控制器200)的控制信号，以控制多路复用器(multiplexer)16,26与时钟多路复用器(clock multiplexer)18,28采用主要控制器(primary controller)的数据与信号，也用以通知主要控制器(primary controller)有关于固态硬盘(ssd)12,22的连接与运作装态；第一多路复用器(multiplexer 1)16与第二多路复用器(multiplexer 2)26是用以接收来自固态硬盘(ssd)控制器14,24的控制信号而导通其所指定路径上的数据与信号；以及，第一时钟多路复用器(clock multiplexer1)18与第二时钟多路复用器(clock multiplexer 2)28是用以接收来自固态硬盘(ssd)控制器14,24的控制信号而采用主要控制器(primary controller)所提供的时钟信号；更具体来说，主要控制器(primary controller)的时钟信号是由其装置端输出入控制器所提供，例如，第一控制器100的第一装置端输出入控制器1007或第二控制器200的第二装置端输出入控制器2007。
4、举例来说，假设主要控制器(primary controller)是第一控制器100，而次要控制器(secondary controller)是第二控制器200。在系统初始时，主要控制器(第一控制器100)会侦测到来自第一固态硬盘(ssd)单元301a中的第一固态硬盘(ssd)控制器14与第二固态硬盘(ssd)单元301b中的第二固态硬盘(ssd)控制器24的通知信号，以通知主要控制器(第一控制器100)连接有第一固态硬盘(ssd)12与第二固态硬盘(ssd)22。接着，主要控制器(第一控制器100)发出信号通知第一固态硬盘(ssd)控制器14与第二固态硬盘(ssd)控制器24，并通过第一固态硬盘(ssd)控制器14与第二固态硬盘(ssd)控制器24分别控制第一多路复用器(multiplexer 1)16与第二多路复用器(multiplexer 2)26，以导通主要控制器(第一控制器100)与第一固态硬盘(ssd)12、以及主要控制器(第一控制器100)与第二固态硬盘(ssd)22之间的路径。同时，主要控制器(第一控制器100)发出信号通知第一固态硬盘(ssd)控制器14与第二固态硬盘(ssd)控制器24，并通过第一固态硬盘(ssd)控制器14与第二固态硬盘(ssd)控制器24分别控制第一时钟多路复用器(clock multiplexer 1)18与第二时钟多路复用器(clock multiplexer 2)28，以接收主要控制器(具体而言是第一控制器100的第一装置端输出入控制器1007)所提供的一时钟信号，使第一固态硬盘(ssd)12与第二固态硬盘(ssd)22能依据前述时钟信号而运作。
5、由上述可以得知，当身为主要控制器的第一控制器100故障而无法正常运作、且作为备援的第二控制器200尚未完成接管(take over)作业时，第一固态硬盘(ssd)12与第二固态硬盘(ssd)22势必没有来自控制器100,200的时钟信号可以依循，这样造成固态硬盘(ssd)12,22需要暂停原本执行的作业过程，进而产生访问延迟(latency)，影响系统效能。这是现有存储系统架构1a所面临到的第一个问题。
6、请参阅图1b，其是为另一现有存储系统架构1b(后称「存储系统架构1b」)的框示意图。存储系统架构1b是由一主机(host)15与一独立冗余磁盘阵列子系统(raid subsystem)3b(又称为「raid子系统」3b)所组成。其中，raid子系统3b是由一控制器对(controllerpair)、多个固态硬盘(ssd)单元301、以及多个分配器113,115,117,213,215,217所组成。该控制器对包括一第一控制器100与一第二控制器200；该多个固态硬盘(ssd)单元301包括有一第一固态硬盘(本文档来自技高网...
【技术保护点】
1.一种数据访问接口单元(8)，其特征在于，耦接于一第一存储虚拟化控制器(10)、一第二存储虚拟化控制器(20)、与一物理存储装置(9)，用于协助该第一存储虚拟化控制器(10)与该第二存储虚拟化控制器(20)中之其一访问该物理存储装置(9)，该数据访问接口单元(8)包括有：
2.如权利要求1的数据访问接口单元(8)，其特征在于，其中该数据访问接口单元(8)是设置在一背板(401)上，且该数据访问接口单元(8)是通过该背板(401)耦接于该第一存储虚拟化控制器(10)、该第二存储虚拟化控制器(20)、与该物理存储装置(9)。
3.如权利要求1的数据访问接口单元(8)，其特征在于，其中该物理存储装置(9)依据该时钟发生电路(85)所提供的该专属时钟信号，处理来自该第一存储虚拟化控制器(10)或该第二存储虚拟化控制器(20)的至少一输出入请求(I/Orequest)。
4.如权利要求3的数据访问接口单元(8)，其特征在于，其中若该第二存储虚拟化控制器(20)在每经过一第一时间间隔时，没有接收到来自该第一存储虚拟化控制器(10)的一确认信号，则该第二存
5.如权利要求3的数据访问接口单元(8)，其特征在于，其中若该第二存储虚拟化控制器(20)在发送一询问信号给该第一存储虚拟化控制器(10)后，没有接收到来自该第一存储虚拟化控制器(10)的一回应信号，则该第二存储虚拟化控制器(20)产生并发送该重新设置信号给该物理存储装置(PSD)控制器(81)，用以通知该物理存储装置(PSD)控制器(81)以该第二存储虚拟化控制器(20)作为该物理存储装置(9)的主要控制器，并据以产生该第二选择信号，控制该选择器(83)选择该第二存储虚拟化控制器(20)的数据与信号。
6.如权利要求3的数据访问接口单元(8)，其特征在于，其中当该物理存储装置(PSD)控制器(81)进行该数据流切换过程时，该物理存储装置(9)继续依据该时钟发生电路(85)所提供的该专属时钟信号执行来自该第一存储虚拟化控制器(10)的该至少一输出入请求(I/O request)。
7.如权利要求3的数据访问接口单元(8)，其特征在于，其中当该物理存储装置(PSD)控制器(81)进行该数据流切换过程时，该物理存储装置(9)暂停执行来自该第一存储虚拟化控制器(10)的该至少一输出入请求(I/O request)。
8.如权利要求1的数据访问接口单元(8)，其特征在于，其中该时钟发生电路(85)是以一对一的方式提供该专属时钟信号给该物理存储装置(9)。
9.如权利要求1的数据访问接口单元(8)，其特征在于，其中该第一存储虚拟化控制器(10)与该第二存储虚拟化控制器(20)不需要额外的电路元件协助制导自身的时钟信号至该物理存储装置(9)。
10.一种数据访问方法，其特征在于，应用于一RAID子系统(4A,4B,4C)，该RAID子系统(4A,4B,4C)包括有一存储虚拟化控制器对(10,20)、一物理存储装置(9)、以及作为该存储虚拟化控制器对与该物理存储装置(9)的中介的一数据访问接口单元(8)，该数据访问接口单元(8)包括有一物理存储装置(PSD)控制器(81)、一选择器(83)以及一时钟发生电路(85)，该存储虚拟化控制器对(10,20)包括有一第一存储虚拟化控制器(10)与一第二存储虚拟化控制器(20)，该数据访问方法包括有：
11.如权利要求10的数据访问方法，其特征在于，其中该数据访问接口单元(8)是设置在一背板(401)上，且该数据访问接口单元(8)是通过该背板(401)耦接于该存储虚拟化控制器对(10,20)与该物理存储装置(9)之间。
12.如权利要求10的数据访问方法，其特征在于，其中若该第二存储虚拟化控制器(20)在每经过一第一时间间隔时，没有接收到来自该第一存储虚拟化控制器(10)之一确认信号，则该第二存储虚拟化控制器(20)产生并发送该重新设置信号给该物理存储装置(PSD)控制器(81)，用以通知该物理存储装置(PSD)控制器(81)以该第二存储虚拟化控制器(20)作为该物理存储装置(9)的主要控制器，并据以产生该第二选择信号，控制该选择器(83)选择该第二存储虚拟化控制器(20)的数据与信号。
13.如权利要求10的数据访问方...
【技术特征摘要】
1.一种数据访问接口单元(8)，其特征在于，耦接于一第一存储虚拟化控制器(10)、一第二存储虚拟化控制器(20)、与一物理存储装置(9)，用于协助该第一存储虚拟化控制器(10)与该第二存储虚拟化控制器(20)中之其一访问该物理存储装置(9)，该数据访问接口单元(8)包括有：
2.如权利要求1的数据访问接口单元(8)，其特征在于，其中该数据访问接口单元(8)是设置在一背板(401)上，且该数据访问接口单元(8)是通过该背板(401)耦接于该第一存储虚拟化控制器(10)、该第二存储虚拟化控制器(20)、与该物理存储装置(9)。
3.如权利要求1的数据访问接口单元(8)，其特征在于，其中该物理存储装置(9)依据该时钟发生电路(85)所提供的该专属时钟信号，处理来自该第一存储虚拟化控制器(10)或该第二存储虚拟化控制器(20)的至少一输出入请求(i/orequest)。
4.如权利要求3的数据访问接口单元(8)，其特征在于，其中若该第二存储虚拟化控制器(20)在每经过一第一时间间隔时，没有接收到来自该第一存储虚拟化控制器(10)的一确认信号，则该第二存储虚拟化控制器(20)产生并发送该重新设置信号给该物理存储装置(psd)控制器(81)，用以通知该物理存储装置(psd)控制器(81)以该第二存储虚拟化控制器(20)作为该物理存储装置(9)的主要控制器，并据以产生该第二选择信号，控制该选择器(83)选择该第二存储虚拟化控制器(20)的数据与信号。
5.如权利要求3的数据访问接口单元(8)，其特征在于，其中若该第二存储虚拟化控制器(20)在发送一询问信号给该第一存储虚拟化控制器(10)后，没有接收到来自该第一存储虚拟化控制器(10)的一回应信号，则该第二存储虚拟化控制器(20)产生并发送该重新设置信号给该物理存储装置(psd)控制器(81)，用以通知该物理存储装置(psd)控制器(81)以该第二存储虚拟化控制器(20)作为该物理存储装置(9)的主要控制器，并据以产生该第二选择信号，控制该选择器(83)选择该第二存储虚拟化控制器(20)的数据与信号。
6.如权利要求3的数据访问接口单元(8)，其特征在于，其中当该物理存储装置(psd)控制器(81)进行该数据流切换过程时，该物理存储装置(9)继续依据该时钟发生电路(85)所提供的该专属时钟信号执行来自该第一存储虚拟化控制器(10)的该至少一输出入请求(i/o request)。
7.如权利要求3的数据访问接口单元(8)，其特征在于，其中当该物理存储装置(psd)控制器(81)进行该数据流切换过程时，该物理存储装置(9)暂停执行来自该第一存储虚拟化控制器(10)的该至少一输出入请求(i/o request)。
8.如权利要求1的数据访问接口单元(8)，其特征在于，其中该时钟发生电路(85)是以一对一的方式提供该专属时钟信号给该物理存储装置(9)。
9.如权利要求1的数据访问接口单元(8)，其特征在于，其中该第一存储虚拟化控制器(10)与该第二存储虚拟化控制器(20)不需要额外的电路元件协助制导自身的时钟信号至该物理存储装置(9)。
10.一种数据访问方法，其特征在于，应用于一raid子系统(4a,4b,4c)，该raid子系统(4a,4b,4c)包括有一存储虚拟化控制器对(10,20)、一物理存储装置(9)、以及作为该存储虚拟化控制器对与该物理存储装置(9)的中介的一数据访问接口单元(8)，该数据访问接口单元(8)包括有一物理存储装置(psd)控制器(81)、一选择器(83)以及一时钟发生电路(85)，该存储虚拟化控制器对(10,20)包括有一第一存储虚拟化控制器(10)与一第二存储虚拟化控制器(20)，该数据访问方法包括有：
11.如权利要求10的数据访问方法，其特征在于，其中该数据访问接口单元(8)是设置在一背板(401)上，且该数据访问接口单元(8)是通过该背板(401)耦接于该存储虚拟化控制器...
【专利技术属性】
技术研发人员：吴晏臣，林盈文，萧志民，
申请(专利权)人：普安科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。