【技术实现步骤摘要】
本专利技术涉及半个世纪应用史的4046型边沿式高阻型鉴相器(以下为4046型鉴相器)原理电路架构，尝试作终结化设计案。本专利技术依据申请号2015106449019标准化设计高阻型数字鉴相器的结构原理方案(以下为标准件)设计，鉴相器属通用型数字集成电路范畴，原理电路所有端节点状态值符合标准件第15段中规定：“h”与“l”二种态值的信号形式，但输出信号还具有高阻输出即依赖于输出端外接电路的结构、输出阻抗为高阻即屏蔽输出，依据例国家标准gb/t12084·12-1989的ttl标准。本技术涉及边沿式高阻型鉴相器一体化设计，针对图1除鉴相器输出端双控型模拟开关[up,dn,pdo]、图3中a框内输出接口电路[a,inh,pdo]之外所有原理电路。本件学术类相关资料查询：https://pan.baidu.com/s/1ektpu4mbmp4xqq11k1dhww，提取码：4vdl，或国家知识产权局官网→政务服务→专利→专利审查信息查询/专利检索→公众查询→中国专利审查信息查询→申请/公告号。
技术介绍
1、4046型鉴相器原理电路为参考资料一(标准件复审通知书)图5标识“4046a”鉴相器2、或标准件图1，统一标记调整后为图1所示，技术参数的最高工作频率为参考资料二(标准件驳回决定)第2段首处“mhz级”：数量级劣于原理电路的应有值，源于标准件第12段所述缺陷所致。
2、4046型鉴相器理论模型：处在高阻输出中鉴相器某一输入边沿先于有效到达时刻，鉴相器依工作定义输出正向或负向脉冲直至另一输入边沿有效到达时刻，此时鉴相器输出
3、1．初态(常态)
4、复位后鉴相器回归初态：输入wrwc=--(qrqc=11)，输出pdo=高阻态。其中-为任意码，[qr,qc]为触发器输出，以下同。
5、2．初态下一个输入信号边沿先期有效到达
6、wr边沿信号先于wc到达，则wrwc=↑0(qrqc=01)时pdo=h态；或wc边沿信号先于wr到达，则wrwc=0↑(qrqc=10)时pdo=l态。
7、3．另一输入信号边沿后期有效到达
8、一旦wc/wr边沿信号后期有效到达，则wrwc=-↑/↑-(qrqc=00→11)时pdo=高阻态，维持高阻输出不变下启动鉴相器复位；鉴相器重新回归初态：正相输出回归“0”，而“1”是过渡态不是常态。
9、4．输入信号边沿同时有效到达
10、当输入边沿同时有效到达，则 wrwc=↑↑(qrqc=00→11)时pdo=高阻态，(同上)。
11、鉴相器输出状态取决于qrqc码值。定义初态qrqc=11(wrwc=--)时pdo=高阻态；有相位检出即边沿有效触发时若qrqc=01(wrwc=↑-)则pdo=“h”态，若qrqc=10(wrwc=-↑)则pdo=“l”态；相位检出结束标志是qrqc=00这一过度状态，规定为pdo=高阻态。
12、或4046型鉴相器也可用状态迁移图作理论模型定义，归纳为图2(注：引用公告号108988848b图2，本件是对该件的技术升级)所示：无论wc、wr都单边方向有效，任意“态”下只要同步信号到达，都回归到高阻态。
13、4046型鉴相器[wr,wc,pdo]原理电路架构为时序电路[wr,wc,qr,qc]：将输入边沿有效方式转换为电平有效方式的原理电路，与内部电平式高阻型鉴相器[qr,qc,pdo]构成；其中[qr,qc,pdo]又称之为输出接口电路，依此4046型鉴相器的工作定义式由标准件第15段中“鉴相器的输入输出信号间关系…剩余全部输入形式则为鉴相器的高阻态输出”，即输出接口电路分解为解析电路[qr,qc,up,dn]与双控型模拟开关[up,dn,pdo]，解析电路须依鉴相器工作定义将存在[qr,qc]四种组合解析成[up,dn]三种组合，严禁出现[up,dn]=01/10的模拟开关双导通工作状态。
技术实现思路
1、依照ttl标准，本件原理电路中端节点状态值：若正逻辑则“1/h”为有效值、“0/l”为非有效值，若负逻辑则“0/l”为有效值、“1/h”为非有效值。案例的与门则输入输出都是正逻辑型、或门则输入输出都是负逻辑型，与非门则输入为正逻辑型输出为负逻辑型、或非门则输入为负逻辑型输出为正逻辑型。申请号2015106448849高阻型数字鉴相器输出级的标准型接口电路(以下为接口件)中使用数字开关表述与/或(非)门，例与门类数字开关的输入为正逻辑型、二个输入中其中一个假定为输入另一输入假定为开关控端；正逻辑(1型)输出有效的数字开关为与门、或非门，负逻辑(0型)输出有效的数字开关为或门、与非门。例图1中二个或非门构成1型数字开关，输入属负逻辑型；经由反相器的输入作为数字开关控端、常态(复位后)时为“l”态即控制开关导通状态，不经由反相器的输入作为数字开关的输入、常态时为“h”态即开关送出非有效输出信号“l”态。
2、图1中双控型模拟开关有四种输入输出组合：输入[up,dn]=11/00时输出pdo=h态、[up,dn]=00/11时pdo=l态、[up,dn]=10/01时pdo=高阻输出、[up,dn]=01/10时pdo=禁止使用的双导通状态；或依标准件第1段“输出电路”规定为接口件，模拟开关为双控型cmos模拟开关则涉及接口件第13段说明。申请号2017104018440高阻型鉴相器输出级非fet开关类的标准型接口电路(以下为续接口件)则将接口件第13段中“n型与p型二种场效应管开关”，拓展为续接口件第12段中“0型与1型二种非fet开关”，这里1型对应于n型、0型对应于p型。同时，图1中双控型模拟开关两端接供电电源方式仅是触发器输出端qr、qc为负逻辑时的连接方式：接口件图9或续接口件图7，若qr、qc为正逻辑时的连接方式：接口件图8或续接口件图6。
3、图3中二选一模拟开关为图1(或标准件第19段)双控型模拟开关二个控端短接后原理电路结构，依标准件第24段的(边沿式高阻型鉴相器)定义式，如果控端输入a属正逻辑，若a为有效时共端导通1端、若a为非有效时共端导通0端；如果控端输入a属负逻辑，若a为有效时共端导通0端、若a为非有效时共端导通1端。图3中单向模拟开关(或标准件第20段)依标准件第24段定义式，如果控端输入inh属正逻辑，若inh为有效=h时断开开关则鉴相器高阻输出、若inh为非有效=l时导通开关则鉴相器输出二选一模拟开关共端状态值；如果控端输入inh属负逻辑，若inh为有效=l时断开开关鉴相器高阻输出、若inh为非有效=h时导通开关鉴相器输出二选一模拟开关共端状态值。
4、本件规定，对鉴相器输入及触发器复位(含负相)输入介由窄带器实施同步窄带化措施，窄带时宽为确保信号有效作用的最短时长；源于申请号2019103695255适合在边沿式鉴相器组环锁相环中应用的二项本文档来自技高网...
【技术保护点】
1.一种上升沿触发式高阻型鉴相器，设置Wr、Wc输入端口、输出端口、两个触发器窄带化输入端、复位端、a端、INH端，包括：两个触发器、两个I型窄带器、同或门、或门、与非门、与门、双控型模拟开关，其中，两个所述触发器是D触发器、T触发器、D触发器和T触发器四个组合中的一种；其特征在于，所述输入端口Wr介由所述第一I型窄带器连接所述第一触发器窄带化输入端，所述输入端口Wc介由所述第二I型窄带器连接所述第二触发器窄带化输入端，所述第一触发器正相输出端连接所述与非门或者所述与门第一输入端、所述第二触发器正相输出端连接所述与门或者所述与非门第一输入端，两个所述触发器正相输出端连接所述同或门输入端，所述同或门输出端连接所述INH端，所述第一触发器正相输出端连接所述a端，两个所述触发器负相输出端连接所述或门输入端，所述或门输出端连接两个所述触发器的复位端、所述与非门、与门的第二输入端，所述与非门输出端连接所述双控型模拟开关“p”/“0”型控端、所述与门输出端连接所述双控型模拟开关“n”/“1”型控端，所述双控型模拟开关的两端接供电电源的二端，所述双控型模拟开关共端连接输出端口；
2
...【技术特征摘要】
1.一种上升沿触发式高阻型鉴相器，设置wr、wc输入端口、输出端口、两个触发器窄带化输入端、复位端、a端、inh端，包括：两个触发器、两个i型窄带器、同或门、或门、与非门、与门、双控型模拟开关，其中，两个所述触发器是d触发器、t触发器、d触发器和t触发器四个组合中的一种；其特征在于，所述输入端口wr介由所述第一i型窄带器连接所述第一触发器窄带化输入端，所述输入端口wc介由所述第二i型窄带器连接所述第二触发器窄带化输入端，所述第一触发器正相输出端连接所述与非门或者所述与门第一输入端、所述第二触发器正相输出端连接所述与门或者所述与非门第一输入端，两个所述触发器正相输出端连接所述同或门输入端，所述同或门输出端连接所述inh端，所述第一触发器正相输出端连接所述a端，两个所述触发器负相输出端连接所述或门输入端，所述或门输出端连接两个所述触发器的复位端、所述与非门、与门的第二输入端，所述与非门输出端连接所述双控型模拟开关“p”/“0”型控端、所述与门输出端连接所述双控型模拟开关“n”/“1”型控端，所述双控型模拟开关的两端接供电电源的二端，所述双控型模拟开关共端连接输出端口；
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。