System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种静电放电保护结构及其制备方法技术_技高网

一种静电放电保护结构及其制备方法技术

技术编号:40608519 阅读:5 留言:0更新日期:2024-03-12 22:15
本公开提供了一种静电放电保护结构及其制备方法,其中,所述静电放电保护结构,包括:衬底;多个并排设置的晶体管,所述晶体管包括位于所述衬底内的第一源区、第一漏区和位于所述第一源区和所述第一漏区之间的第一沟道区,以及位于所述第一沟道区上的第一栅极;位于所述第一漏区内的泄放结构,所述泄放结构包括位于所述衬底内的第二源区、位于所述第二源区两侧的第二沟道区和位于所述第二沟道区上的第二栅极,所述第二栅极围绕所述第二源区;其中,所述第一源区、所述第一栅极、所述第二源区和所述第二栅极与接地端连接,所述第一漏区与静电放电端连接。

【技术实现步骤摘要】

本公开涉及半导体集成电路领域,尤其涉及一种静电放电保护结构及其制备方法


技术介绍

1、芯片设计过程中,ggmos(gate ground mos)作为一种常用的静电释放(electro-static discharge,esd)保护器件,用于esd器件中的静电泄放,使内部电路免于esd器件的冲击。但是由于单位长度ggmos电荷泄放能力有限,一般会通过增大器件长度和栅齿数(finger)来提高电流泄放能力,因此用于esd保护的ggmos需要大的版图面积。与此同时由于版图面积增大,并且不同finger之间共用一个衬底电极,由于不同finger到衬底电极距离不同,finger之间存在导通不均匀的等现象,这样使得ggmos的设计值和实测值存在较大差异。为了提高esd器件的鲁棒特性,ggmos的设计值一般都几倍于要求值,这样极大的浪费了芯片面积,也增加了ggmos esd保护电路的设计难度。


技术实现思路

1、本公开提供了一种静电放电保护结构及其制备方法,以至少解决现有技术中存在的以上技术问题。

2、根据本公开的第一方面,提供了一种静电放电保护结构,包括:

3、衬底;

4、多个并排设置的晶体管,所述晶体管包括位于所述衬底内的第一源区、第一漏区和位于所述第一源区和所述第一漏区之间的第一沟道区,以及位于所述第一沟道区上的第一栅极;

5、位于所述第一漏区内的泄放结构,所述泄放结构包括位于所述衬底内的第二源区、位于所述第二源区两侧的第二沟道区和位于所述第二沟道区上的第二栅极,所述第二栅极围绕所述第二源区;其中,

6、所述第一源区、所述第一栅极、所述第二源区和所述第二栅极与接地端连接,所述第一漏区与静电放电端连接。

7、在一实施方式中,还包括:

8、位于所述衬底内的第一掺杂类型的阱区;

9、环形掺杂区,位于所述衬底内,并环绕在所述第一掺杂类型的阱区的外围。

10、在一实施方式中,还包括:

11、浅沟槽隔离结构,位于所述第一掺杂类型的阱区内;

12、所述浅沟槽隔离结构上覆盖有所述第一栅极。

13、在一实施方式中,所述第一漏区和所述第一源区的导电类型为n型,所述第二源区的导电类型为p型。

14、在一实施方式中,在平行于所述衬底平面的方向上,所述泄放结构的宽度小于所述第一漏区的宽度。

15、根据本公开的第二方面,提供了一种静电放电保护结构的制备方法,包括:

16、提供衬底;

17、形成多个并排设置的晶体管,所述晶体管包括位于所述衬底内的第一源区、第一漏区和位于所述第一源区和所述第一漏区之间的第一沟道区,以及位于所述第一沟道区上的第一栅极;

18、形成位于所述第一漏区内的泄放结构,所述泄放结构包括位于所述衬底内的第二源区、位于所述第二源区两侧的第二沟道区和位于所述第二沟道区上的第二栅极,所述第二栅极围绕所述第二源区;其中,

19、所述第一源区、所述第一栅极、所述第二源区和所述第二栅极与接地端连接,所述第一漏区与静电放电端连接。

20、在一实施方式中,还包括:

21、在提供所述衬底后,形成位于所述衬底内的第一掺杂类型的阱区;

22、形成位于所述衬底内的环形掺杂区,所述环形掺杂区环绕在所述第一掺杂类型的阱区的外围。

23、在一实施方式中,还包括:

24、在形成所述第一掺杂类型的阱区之前,形成位于所述第一掺杂类型的阱区内的浅沟槽隔离结构,所述浅沟槽隔离结构上覆盖有所述第一栅极。

25、在一实施方式中,所述第一漏区和所述第一源区的导电类型为n型,所述第二源区的导电类型为p型。

26、在一实施方式中,在平行于所述衬底平面的方向上,所述泄放结构的宽度小于所述第一漏区的宽度。

27、本公开中的静电放电保护结构及其制备方法,通过在晶体管的第一漏区内设置泄放结构,如此,第一漏区离两侧的第一源区较远的区域能够通过泄放结构将电荷尽快释放,有利于均匀放电;同时泄放结构位于第一漏区内,而不需要额外的区域来设置泄放结构,因此降低了版图面积。

28、应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

本文档来自技高网...

【技术保护点】

1.一种静电放电保护结构,其特征在于,包括:

2.根据权利要求1所述的静电放电保护结构,其特征在于,还包括:

3.根据权利要求2所述的静电放电保护结构,其特征在于,还包括:

4.根据权利要求1所述的静电放电保护结构,其特征在于,

5.根据权利要求1所述的静电放电保护结构,其特征在于,

6.一种静电放电保护结构的制备方法,其特征在于,包括:

7.根据权利要求6所述的方法,其特征在于,还包括:

8.根据权利要求7所述的方法,其特征在于,还包括:

9.根据权利要求6所述的方法,其特征在于,

10.根据权利要求6所述的方法,其特征在于,

【技术特征摘要】

1.一种静电放电保护结构,其特征在于,包括:

2.根据权利要求1所述的静电放电保护结构,其特征在于,还包括:

3.根据权利要求2所述的静电放电保护结构,其特征在于,还包括:

4.根据权利要求1所述的静电放电保护结构,其特征在于,

5.根据权利要求1所述的静电放电保护结构,其...

【专利技术属性】
技术研发人员:吴建波陈水良崔卫刚
申请(专利权)人:杭州富芯半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1