System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 晶闸管及ESD保护器件制造技术_技高网

晶闸管及ESD保护器件制造技术

技术编号:40591595 阅读:7 留言:0更新日期:2024-03-12 21:52
本发明专利技术涉及一种晶闸管及ESD保护器件,所述ESD保护器件包括晶闸管,所述晶闸管包括:N型区;P型区,P型区与N型区直接接触;第一N型掺杂区,设于N型区中;第二N型掺杂区,设于N型区中;第一P型掺杂区,设于N型区中;第三N型掺杂区,设于P型区中;第二P型掺杂区,设于P型区中;ESD保护器件还包括分压单元,分压单元的一端连接第二N型掺杂区、另一端连接第三N型掺杂区;第一N型掺杂区和第一P型掺杂区连接阳极,第一分压单元的另一端和第二P型掺杂区连接阴极。本发明专利技术的触发电压较低、抗闩锁能力较强。并且能够充分利用SCR单位面积的ESD保护能力强的优势。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域,特别是涉及一种晶闸管,还涉及一种esd保护器件。


技术介绍

1、静电释放保护(esd)是集成电路(ic)设计中的重要环节。参照图6,阳极anode(也称为正极)和阴极cathode(也称为负极)之间会用到esd保护器件。随着工艺节点越来越小,或是一些高压应用的电压较高,对于ic的esd提出了更高的要求。

2、晶闸管也称为可控硅整流器(scr),是一种常用的esd保护器件。在常用的esd保护器件中,scr是单位面积保护能力最强的一种。

3、示例性的scr器件存在触发电压过高和抗闩锁能力较弱的问题。


技术实现思路

1、基于此,有必要提供一种触发电压较低、抗闩锁能力较强的esd保护器件。

2、一种esd保护器件,包括晶闸管,所述晶闸管包括:n型区;p型区,所述p型区与所述n型区直接接触;第一n型掺杂区,设于所述n型区中;第二n型掺杂区,设于所述n型区中;第一p型掺杂区,设于所述n型区中;第三n型掺杂区,设于所述p型区中;第二p型掺杂区,设于所述p型区中;所述esd保护器件还包括第一分压单元,所述第一分压单元的一端连接所述第二n型掺杂区、另一端连接所述第三n型掺杂区;其中,所述第一n型掺杂区、第二n型掺杂区及第三n型掺杂区的掺杂浓度大于所述n型区的掺杂浓度,所述第一p型掺杂区和第二p型掺杂区的掺杂浓度大于所述p型区的掺杂浓度;所述第一n型掺杂区和第一p型掺杂区连接阳极,所述第一分压单元的另一端和所述第二p型掺杂区连接阴极。</p>

3、上述所述esd保护器件,当阳极有esd脉冲时,形成第一p型掺杂区-n型区-第二n型掺杂区-第一分压单元-阴极的电流通路,电流通过该通路使得寄生的pnp三极管(由第一p型掺杂区、n型区、p型区、第二p型掺杂区组成)的发射极-基极正偏,该pnp三极管迅速触发导通,因此该esd保护器件具有较低的触发电压。同时该pnp三极管的集电极电流使得寄生的npn三极管(由n型区、p型区、第三n型掺杂区组成)的基极-发射极正偏,该npn三极管导通;pnp三极管和npn三极管均导通从而形成pnpn的scr通路,发生电压回滞(snapback)使得scr的电压降至保持电压vh。由于初始通过寄生pnp三极管泄放掉了一部分电流,可以使得保持电压点vh对应的保持电流大幅抬升,从而有效提升scr的抗闩锁能力。并且能够充分利用scr单位面积的esd保护能力强的优势。

4、在其中一个实施例中,所述esd保护器件包括pmos场效应管,所述第一p型掺杂区为所述pmos场效应管的源极区;所述pmos场效应管还包括第三p型掺杂区和栅极,所述第三p型掺杂区与所述n型区直接接触,且所述第三p型掺杂区比所述第一p型掺杂区更靠近所述p型区,所述栅极位于所述第一p型掺杂区和第三p型掺杂区之间的n型区上方;所述第三p型掺杂区的掺杂浓度大于所述p型区的掺杂浓度;所述esd保护器件还包括第二分压单元,所述第二分压单元的一端连接所述阳极、另一端连接所述栅极和所述阴极。

5、在其中一个实施例中,所述esd保护器件还包括第一二极管,所述第一二极管的负极连接所述第二分压单元的另一端,所述第一二极管的正极连接所述阴极。

6、在其中一个实施例中,所述第二分压单元包括电阻器。

7、在其中一个实施例中,所述第一分压单元包括至少一个二极管,且所述至少一个二极管的正极连接所述第二n型掺杂区、负极连接所述阴极。

8、在其中一个实施例中,所述第三p型掺杂区的一部分位于所述n型区中、一部分位于所述p型区中。

9、在其中一个实施例中,所述esd保护器件还包括隔离结构,所述隔离结构包括位于所述第一n型掺杂区和第二n型掺杂区之间的第一结构、所述第一n型掺杂区的远离所述第二n型掺杂区的一侧的第二结构、所述第二n型掺杂区和第三n型掺杂区之间的第三结构、所述第一p型掺杂区和所述第三n型掺杂区之间的第四结构、所述第三n型掺杂区和所述第二p型掺杂区之间的第五结构、所述第二p型掺杂区的远离所述第三n型掺杂区的一侧的第六结构。

10、在其中一个实施例中,所述隔离结构是浅沟槽隔离结构。

11、本申请还提供一种晶闸管。

12、一种晶闸管,包括:n型区;p型区,所述p型区与所述n型区直接接触;第一n型掺杂区,设于所述n型区中;第二n型掺杂区,设于所述n型区中;第一p型掺杂区,设于所述n型区中;第三n型掺杂区,设于所述p型区中;第二p型掺杂区,设于所述p型区中;其中,所述第一n型掺杂区、第二n型掺杂区及第三n型掺杂区的掺杂浓度大于所述n型区的掺杂浓度,所述第一p型掺杂区和第二p型掺杂区的掺杂浓度大于所述p型区的掺杂浓度。

13、上述晶闸管可以用于esd保护。当用于esd保护时,在第二n型掺杂区和第三n型掺杂区之间接入分压单元,第一n型掺杂区和第一p型掺杂区连接阳极,第三n型掺杂区和第二p型掺杂区连接阴极。当阳极有esd脉冲时,形成第一p型掺杂区-n型区-第二n型掺杂区-第一分压单元-阴极的电流通路,电流通过该通路使得寄生的pnp三极管(由第一p型掺杂区、n型区、p型区、第二p型掺杂区组成)的发射极-基极正偏,该pnp三极管迅速触发导通,因此该晶闸管用于esd保护具有较低的触发电压。同时该pnp三极管的集电极电流使得寄生的npn三极管(由n型区、p型区、第三n型掺杂区组成)的基极-发射极正偏,该npn三极管导通;pnp三极管和npn三极管均导通从而形成pnpn的scr通路,发生电压回滞(snapback)使得scr的电压降至保持电压vh。由于初始通过寄生pnp三极管泄放掉了一部分电流,可以使得保持电压点vh对应的保持电流大幅抬升,从而有效提升scr的抗闩锁能力。并且能够充分利用scr单位面积的esd保护能力强的优势。

14、在其中一个实施例中,所述晶闸管还包括pmos场效应管,所述第一p型掺杂区为所述pmos场效应管的源极区;所述pmos场效应管还包括第三p型掺杂区和栅极,所述第三p型掺杂区与所述n型区直接接触,且所述第三p型掺杂区比所述第一p型掺杂区更靠近所述p型区,所述栅极位于所述第一p型掺杂区和第三p型掺杂区之间的n型区上方;所述第三p型掺杂区的掺杂浓度大于所述p型区的掺杂浓度。

15、在其中一个实施例中,所述第三p型掺杂区的一部分位于所述n型区中、一部分位于所述p型区中。

16、在其中一个实施例中,所述晶闸管还包括隔离结构,所述隔离结构包括位于所述第一n型掺杂区和第二n型掺杂区之间的第一结构、所述第一n型掺杂区的远离所述第二n型掺杂区的一侧的第二结构、所述第二n型掺杂区和第三n型掺杂区之间的第三结构、所述第一p型掺杂区和所述第三n型掺杂区之间的第四结构、所述第三n型掺杂区和所述第二p型掺杂区之间的第五结构、所述第二p型掺杂区的远离所述第三n型掺杂区的一侧的第六结构。

17、本申请还提供另一种晶闸管。

18、一种晶闸管,包括:n型区;p型区,所述p型区本文档来自技高网...

【技术保护点】

1.一种ESD保护器件,包括晶闸管,其特征在于,所述晶闸管包括:

2.根据权利要求1所述的ESD保护器件,其特征在于,包括PMOS场效应管,所述第一P型掺杂区为所述PMOS场效应管的源极区;所述PMOS场效应管还包括第三P型掺杂区和栅极,所述第三P型掺杂区与所述N型区直接接触,且所述第三P型掺杂区比所述第一P型掺杂区更靠近所述P型区,所述栅极位于所述第一P型掺杂区和第三P型掺杂区之间的N型区上方;所述第三P型掺杂区的掺杂浓度大于所述P型区的掺杂浓度;

3.根据权利要求2所述的ESD保护器件,其特征在于,还包括第一二极管,所述第一二极管的负极连接所述第二分压单元的另一端,所述第一二极管的正极连接所述阴极。

4.根据权利要求3所述的ESD保护器件,其特征在于,所述第二分压单元包括电阻器。

5.根据权利要求1所述的ESD保护器件,其特征在于,所述第一分压单元包括至少一个二极管,且所述至少一个二极管的正极连接所述第二N型掺杂区、负极连接所述阴极。

6.根据权利要求2所述的ESD保护器件,其特征在于,所述第三P型掺杂区的一部分位于所述N型区中、一部分位于所述P型区中。

7.根据权利要求1所述的ESD保护器件,其特征在于,还包括隔离结构,所述隔离结构包括位于所述第一N型掺杂区和第二N型掺杂区之间的第一结构、所述第一N型掺杂区的远离所述第二N型掺杂区的一侧的第二结构、所述第二N型掺杂区和第三N型掺杂区之间的第三结构、所述第一P型掺杂区和所述第三N型掺杂区之间的第四结构、所述第三N型掺杂区和所述第二P型掺杂区之间的第五结构、所述第二P型掺杂区的远离所述第三N型掺杂区的一侧的第六结构。

8.根据权利要求1所述的ESD保护器件,其特征在于,所述隔离结构是浅沟槽隔离结构。

9.一种晶闸管,其特征在于,包括:

10.根据权利要求9所述的晶闸管,其特征在于,包括PMOS场效应管,所述第一P型掺杂区为所述PMOS场效应管的源极区;所述PMOS场效应管还包括第三P型掺杂区和栅极,所述第三P型掺杂区与所述N型区直接接触,且所述第三P型掺杂区比所述第一P型掺杂区更靠近所述P型区,所述栅极位于所述第一P型掺杂区和第三P型掺杂区之间的N型区上方;所述第三P型掺杂区的掺杂浓度大于所述P型区的掺杂浓度。

...

【技术特征摘要】

1.一种esd保护器件,包括晶闸管,其特征在于,所述晶闸管包括:

2.根据权利要求1所述的esd保护器件,其特征在于,包括pmos场效应管,所述第一p型掺杂区为所述pmos场效应管的源极区;所述pmos场效应管还包括第三p型掺杂区和栅极,所述第三p型掺杂区与所述n型区直接接触,且所述第三p型掺杂区比所述第一p型掺杂区更靠近所述p型区,所述栅极位于所述第一p型掺杂区和第三p型掺杂区之间的n型区上方;所述第三p型掺杂区的掺杂浓度大于所述p型区的掺杂浓度;

3.根据权利要求2所述的esd保护器件,其特征在于,还包括第一二极管,所述第一二极管的负极连接所述第二分压单元的另一端,所述第一二极管的正极连接所述阴极。

4.根据权利要求3所述的esd保护器件,其特征在于,所述第二分压单元包括电阻器。

5.根据权利要求1所述的esd保护器件,其特征在于,所述第一分压单元包括至少一个二极管,且所述至少一个二极管的正极连接所述第二n型掺杂区、负极连接所述阴极。

6.根据权利要求2所述的esd保护器件,其特征在于,所述第三p型掺杂区的一部分位于所述n型...

【专利技术属性】
技术研发人员:黄璐黄勇周婉艺毕睿吴林史海丽郭乐乐陈佳霞马容
申请(专利权)人:无锡华润上华科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1