【技术实现步骤摘要】
本申请涉及显示，具体涉及一种阵列基板及显示面板。
技术介绍
1、在液晶显示面板的可靠性测试中，液晶显示面板出现黑屏时，其原因之一是集成在阵列基板上的栅驱动电路单元(goa)中时钟信号(ck)线和低频时钟信号(low frequencyclock signal，lc)线之间会产生电场，在该电场的作用下，二者信号线的铜离子析出并向水平方向扩散，导致同层设置的时钟信号线和低频时钟信号线短接。
技术实现思路
1、本申请实施例提供一种阵列基板及显示面板，可以降低第二信号线和第一信号线短接的风险。
2、本申请实施例提供一种阵列基板，包括栅驱动电路单元，所述阵列基板包括：
3、基板；
4、第一信号线，所述第一信号线包括第一线段和第二线段，所述第一线段设置在所述基板上，所述第二线段包括连接部和走线部；
5、第一绝缘层，所述第一绝缘层覆盖所述基板和所述第一线段，所述第一绝缘层上设置有至少一个第一过孔；
6、第二信号线，所述第二信号线包括第三线段，所述第三线段与所述第二线段同层且相邻设置在所述第一绝缘层上，所述第三线段连接于所述栅驱动电路单元，所述连接部通过所述第一过孔连接于所述第一线段且与所述第一线段重叠设置，所述走线部的一端连接于所述连接部，所述走线部的另一端连接于所述栅驱动电路单元；
7、第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层、所述第三线段和所述第二线段；以及
8、挡墙，所述挡墙设置在所述第二绝缘层远离所述
9、在所述阵列基板的正投影图案中，所述挡墙的边界不同时覆盖所述连接部和所述第三线段。
10、可选的，在本申请的一些实施例中，在所述阵列基板的正投影图案中，所述挡墙位于所述第二线段的外周。
11、可选的，在本申请的一些实施例中，在所述阵列基板的正投影图案中，所述挡墙位于所述第一线段远离所述第二线段的外侧。
12、可选的，在本申请的一些实施例中，所述阵列基板包括栅驱动电路单元，所述第一信号线为低频时钟信号线，所述第二信号线为时钟信号线，所述第三线段连接于所述栅驱动电路单元，所述走线部连接于所述栅驱动电路单元；
13、所述第二信号线还包括第四线段，所述第四线段与所述第一线段同层且间隔设置在所述基板上，所述第一绝缘层也覆盖所述第四线段；
14、所述第四线段位于所述第一线段远离所述栅驱动电路单元的一侧，所述第一绝缘层上设置有至少一第二过孔，所述第二过孔暴露所述第四线段，所述第三线段通过所述第二过孔连接于所述第四线段；
15、在所述阵列基板的正投影图案中，所述挡墙位于所述第一线段和所述第四线段之间。
16、可选的，在本申请的一些实施例中，所述走线部到所述第三线段的距离大于所述连接部到所述第三线段的距离。
17、可选的，在本申请的一些实施例中，在所述阵列基板的正投影图案中，所述挡墙全覆盖所述第二线段。
18、可选的，在本申请的一些实施例中，所述走线部到所述第三线段的距离大于所述连接部到所述第三线段的距离，其中，在所述阵列基板的正投影图案中，所述挡墙至少全覆盖所述连接部。
19、可选的，在本申请的一些实施例中，在所述阵列基板的正投影图案中，所述挡墙还全覆盖所述第一线段。
20、可选的，在本申请的一些实施例中，所述阵列基板包括栅驱动电路单元，所述第一信号线为低频时钟信号线，所述第二信号线为时钟信号线，所述第三线段连接于所述栅驱动电路单元，所述走线部连接于所述栅驱动电路单元。
21、可选的，在本申请的一些实施例中，所述第一线段上开设有镂空口，其中，在所述阵列基板的正投影图案中，所述镂空口的至少部分位于所述第二线段和所述第三线段之间；
22、所述第一绝缘层覆盖所述镂空口形成一凹陷槽，所述凹陷槽的至少部分区域设置在所述第二线段和所述第三线段之间。
23、可选的，在本申请的一些实施例中，所述镂空口的数量具有多个，所述镂空口沿着所述第三线段的短轴方向延伸，多个所述镂空口沿着所述第三线段的长轴方向间隔排列设置。
24、可选的，在本申请的一些实施例中，所述镂空口沿着所述第三线段的长轴方向延伸。
25、可选的，在本申请的一些实施例中，所述至少一第一过孔位于所述第一线段靠近所述栅驱动电路单元的一侧。
26、可选的，在本申请的一些实施例中，所述第二线段与所述第三线段的距离大于或等于20.4微米。
27、可选的，在本申请的一些实施例中，所述第二绝缘层的厚度大于或等于1000埃。
28、可选的，在本申请的一些实施例中，所述阵列基板还包括平坦层，所述平坦层的材料为有机材料，所述平坦层覆盖所述第二绝缘层，所述挡墙设置在所述平坦层远离所述基板的一侧。
29、可选的，在本申请的一些实施例中，所述平坦层的热膨胀系数小于所述挡墙的热膨胀系数，且大于所述第二绝缘层的热膨胀系数。
30、本申请实施例还提供一种显示面板，其包括对置基板、液晶层和如上述任意一项实施例所述的阵列基板，所述液晶层设置在所述对置基板和所述阵列基板之间。
31、本申请实施例的阵列基板包括基板、第一信号线、第一绝缘层、第二信号线、第二绝缘层和挡墙，第一信号线包括第一线段和第二线段，第一线段设置在基板上，第二线段包括连接部和走线部；第一绝缘层覆盖基板和第一线段，第一绝缘层上设置有至少一个第一过孔；第二信号线包括第三线段，第三线段与第二线段同层且相邻设置在第一绝缘层上，第三线段连接于栅驱动电路单元，连接部通过第一过孔连接于第一线段且与第一线段重叠设置，走线部的一端连接于连接部，走线部的另一端连接于栅驱动电路单元；第二绝缘层覆盖第一绝缘层、第三线段和第二线段；挡墙设置在第二绝缘层远离基板的一侧，挡墙与第三线段交叉设置；在阵列基板的正投影图案中，挡墙的边界不同时覆盖连接部和第三线段。
32、本申请的阵列基板采用挡墙的边界不对应覆盖连接部和第三线段，即在阵列基板的正投影图案中，挡墙的边界不同时将连接部和第三线段分别划分为两个部分，也就是说，要么挡墙避开连接部和第三线段之间的区域，使得挡墙的热膨胀应力不影响连接部和第三线段之间区域的第二绝缘层，降低连接部和第三线段之间区域的第二绝缘层破裂的风险，进而降低了降低第二信号线和第一信号线短接的风险；要么挡墙全覆盖连接部和第三线段之间的区域，使得挡墙的热膨胀应力对该区域的第二绝缘层的影响趋于一致，降低了该区域的第二绝缘层破裂的风险，进而降低了第二信号线和第一信号线短接的风险。
本文档来自技高网...【技术保护点】
1.一种阵列基板，其特征在于，所述阵列基板包括：
2.根据权利要求1所述的阵列基板，其特征在于，在所述阵列基板的正投影图案中，所述挡墙位于所述第二线段的外周。
3.根据权利要求2所述的阵列基板，其特征在于，在所述阵列基板的正投影图案中，所述挡墙位于所述第一线段远离所述第二线段的外侧。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板包括栅驱动电路单元，所述第一信号线为低频时钟信号线，所述第二信号线为时钟信号线，所述第三线段连接于所述栅驱动电路单元，所述走线部连接于所述栅驱动电路单元；
5.根据权利要求2所述的阵列基板，其特征在于，所述走线部到所述第三线段的距离大于所述连接部到所述第三线段的距离。
6.根据权利要求1所述的阵列基板，其特征在于，所述走线部到所述第三线段的距离大于所述连接部到所述第三线段的距离，其中，在所述阵列基板的正投影图案中，所述挡墙至少全覆盖所述连接部。
7.根据权利要求6所述的阵列基板，其特征在于，在所述阵列基板的正投影图案中，所述挡墙还全覆盖所述第一线段。
8.根据
9.根据权利要求1-8任意一项所述的阵列基板，其特征在于，所述第一线段上开设有镂空口，其中，在所述阵列基板的正投影图案中，所述镂空口的至少部分位于所述第二线段和所述第三线段之间；
10.根据权利要求9所述的阵列基板，其特征在于，所述镂空口的数量具有多个，所述镂空口沿着所述第三线段的短轴方向延伸，多个所述镂空口沿着所述第三线段的长轴方向间隔排列设置。
11.根据权利要求9所述的阵列基板，其特征在于，所述镂空口沿着所述第三线段的长轴方向延伸。
12.根据权利要求8所述的阵列基板，其特征在于，所述至少一第一过孔位于所述第一线段靠近所述栅驱动电路单元的一侧。
13.根据权利要求1-8任意一项所述的阵列基板，其特征在于，所述第二线段与所述第三线段的距离大于或等于20.4微米。
14.根据权利要求1-8任意一项所述的阵列基板，其特征在于，所述第二绝缘层的厚度大于或等于1000埃。
15.根据权利要求1-8任意一项所述的阵列基板，其特征在于，所述阵列基板还包括平坦层，所述平坦层的材料为有机材料，所述平坦层覆盖所述第二绝缘层，所述挡墙设置在所述平坦层远离所述基板的一侧。
16.一种显示面板，其特征在于，包括对置基板、液晶层和如权利要求1-15任意一项所述的阵列基板，所述液晶层设置在所述对置基板和所述阵列基板之间。
...【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括：
2.根据权利要求1所述的阵列基板，其特征在于，在所述阵列基板的正投影图案中，所述挡墙位于所述第二线段的外周。
3.根据权利要求2所述的阵列基板，其特征在于，在所述阵列基板的正投影图案中，所述挡墙位于所述第一线段远离所述第二线段的外侧。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板包括栅驱动电路单元，所述第一信号线为低频时钟信号线，所述第二信号线为时钟信号线，所述第三线段连接于所述栅驱动电路单元，所述走线部连接于所述栅驱动电路单元；
5.根据权利要求2所述的阵列基板，其特征在于，所述走线部到所述第三线段的距离大于所述连接部到所述第三线段的距离。
6.根据权利要求1所述的阵列基板，其特征在于，所述走线部到所述第三线段的距离大于所述连接部到所述第三线段的距离，其中，在所述阵列基板的正投影图案中，所述挡墙至少全覆盖所述连接部。
7.根据权利要求6所述的阵列基板，其特征在于，在所述阵列基板的正投影图案中，所述挡墙还全覆盖所述第一线段。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板包括栅驱动电路单元，所述第一信号线为低频时钟信号线，所述第二信号线为时钟信号线，所述第三线段连接于所述栅驱动电路单元，所述走线部连接于所述栅驱动电路单元。
...【专利技术属性】
技术研发人员：钟文雄，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。