【技术实现步骤摘要】
本专利技术主要涉及半导体，尤其涉及一种改善mos晶体管反窄沟道效应的半导体器件。
技术介绍
1、在浅沟槽隔离(sti,shallow trench isolation)的金属氧化物半导体(mos,metal-oxide semiconductor)结构中，在mos器件的宽度方向上，沟道两侧的栅极覆盖了部分绝缘隔离层。在加上栅电压的情况下，由于栅边缘的电场终止于沟道侧边，使沟道边缘靠近sti的区域的电场增加，这个电场使边缘位置的耗尽层更深，并使沟道边缘位置的表面势增加，使边缘位置能更早反型。因此，沟道边缘位置的阈值电压(threshold voltage,阈值电压)比沟道中间位置的阈值电压低。这称为反窄沟道效应。
2、当mos器件宽度很大时，边缘部分占比很小，反窄沟道效应可以被忽略。但随着mos器件宽度的减小，边缘部分占比越来越大，就会使整个mos器件的阈值电压降低。
3、随着集成电路工艺技术的发展，器件尺寸越缩越小，浅沟槽隔离的mos器件中反窄沟道效应带来的影响越来越显著。
4、目前，改善反窄沟道效应的方法需要增加额外的光掩模或者工艺步骤，成本较高且效果有限。
技术实现思路
1、本专利技术要解决的技术问题是提供一种半导体器件及其制作方法，可以在不增加工艺复杂性和成本的基础上，改善mos晶体管反窄沟道效应。
2、为解决上述技术问题，本专利技术提供了一种半导体器件，包括：衬底，具有沟道区；mos晶体管，包括位于所述沟道区之上的栅极；在所述
3、在本专利技术的一实施例中，所述栅极在所述长度方向上的两端分别位于所述第一凸部和第二凸部之上。
4、在本专利技术的一实施例中，所述第一凸部与所述沟道区的边界、和/或所述第二凸部与所述沟道区的边界呈平滑状。
5、在本专利技术的一实施例中，所述第一凸部和/或第二凸部在所述栅极的长度方向上的截面为扇形。
6、在本专利技术的一实施例中，所述第一凸部和/或第二凸部的在垂直于所述衬底的方向上的尺寸为所述栅极的宽度的1/5到1/3。
7、在本专利技术的一实施例中，所述第一凸部与所述沟道区之间、和/或所述第二凸部与所述沟道区之间形成有线性氧化层。
8、在本专利技术的一实施例中，所述线性氧化层的密度大于所述第一凸部或第二凸部的密度。
9、本专利技术还提供一种半导体器件的制作方法，包括如下步骤：提供衬底；在所述衬底中形成沟道区；形成在设定方向上位于所述沟道区两侧的第一隔离结构和第二隔离结构，所述第一隔离结构具有位于顶端并向所述沟道区突出的第一凸部，所述第二隔离结构具有位于顶端并向所述沟道区突出的第二凸部；形成mos晶体管，所述mos晶体管包括位于所述沟道区之上的栅极；其中所述设定方向为所述栅极的长度方向。
10、在本专利技术的一实施例中，在所述衬底中形成沟道区的步骤包括：对所述衬底进行刻蚀，以在所述衬底内对应所述第一隔离结构、第二隔离结构的位置分别形成第一沟槽、第二沟槽，所述第一沟槽与第二沟槽之间的衬底作为所述沟道区；所述第一沟槽、第二沟槽的侧壁顶端分别形成有向所述沟道区凹陷的第一凹槽、第二凹槽，使得所述第一沟槽、第二沟槽的顶部向所述沟道区突出。
11、在本专利技术的一实施例中，所述第一沟槽、第二沟槽的形成方法包括：使用各向同性刻蚀工艺刻蚀无源区的衬底到第一深度，使用各向异性刻蚀工艺刻蚀所述无源区的衬底到第二深度以形成第一沟槽和第二沟槽。
12、在本专利技术的一实施例中，形成在设定方向上位于所述沟道区两侧的第一隔离结构和第二隔离结构的步骤包括：向所述第一沟槽、第二沟槽内填充绝缘层，以分别形成所述第一隔离结构和第二隔离结构；填充于所述第一凹槽内的绝缘层构成所述第一凸部；填充于所述第二凹槽内的绝缘层构成所述第二凸部。
13、在本专利技术的一实施例中，所述栅极在所述长度方向上的两端分别位于所述第一凸部和第二凸部之上。
14、在本专利技术的一实施例中，所述第一凸部与所述沟道区的边界、和/或所述第二凸部与所述沟道区的边界呈平滑状。
15、在本专利技术的一实施例中，所述第一凸部和/或第二凸部在所述栅极的长度方向上的截面为扇形。
16、在本专利技术的一实施例中，所述第一凸出部和/或第二凸出部的在垂直于所述衬底的方向上的尺寸为所述栅极的宽度的1/5到1/3。
17、在本专利技术的一实施例中，形成所述第一凹槽和所述第二凹槽后还包括：在所述第一凹槽和/或所述第二凹槽上热生长线性氧化层。
18、在本专利技术的一实施例中，所述线性氧化层的厚度为1-5nm。
19、在本专利技术的一实施例中，在所述第一沟槽和第二沟槽中分别对应地形成第一隔离结构和第二隔离结构的步骤包括：在所述衬底上覆盖绝缘层；平坦化所述衬底表面。
20、本专利技术还提供一种半导体器件，包括：衬底，具有沟道区；mos晶体管，包括位于所述沟道区之上的栅极；在所述栅极的长度方向上位于所述沟道区两侧的第一隔离结构和第二隔离结构；所述沟道区与所述第一隔离结构相邻的第一侧壁顶端具有第一凹槽，所述第一隔离结构具有凸伸到所述第一凹槽的第一凸部，所述沟道区与所述第二隔离结构相邻的第二侧壁顶端具有第二凹槽，所述第二隔离结构具有凸伸到所述第二凹槽的第二凸部。
21、在本专利技术的一实施例中，所述栅极在所述长度方向上的两端分别位于所述第一凸部和第二凸部之上。
22、与现有技术相比，本专利技术具有以下优点：本专利技术提供了一种改善mos晶体管反窄沟道效应的半导体器件和其制作方法，其沟道边缘形成了凹槽，绝缘层在凹槽处对应地形成了凸起，使得沟道边缘与栅极之间的绝缘材料的厚度增加。这样的结构使沟道边缘位置的阈值电压增加，与边缘电场引起阈值电压降低的效果相抵消，进而改善了mos器件的反窄沟道效应。
本文档来自技高网...【技术保护点】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括绝缘材料，所述绝缘材料设置于所述第一凹部和所述第二凹部。
3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括在所述栅极的所述长度方向上位于所述沟道区两侧的第一隔离结构和第二隔离结构，所述第一隔离结构具有凸伸到所述第一凹部的第一凸部，所述第二隔离结构具有凸伸到所述第二凹部的第二凸部。
4.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括栅极氧化层，所述栅极氧化层位于所述栅极和所述沟道区之间。
5.根据权利要求1所述的半导体器件，其特征在于，所述栅极在所述长度方向上的两端分别位于所述第一凹部和第二凹部之上。
6.根据权利要求5所述的半导体器件，其特征在于，在垂直于所述衬底的方向上，所述栅极在所述衬底上的投影与所述第一凹部和所述第二凹部重叠。
7.根据权利要求1所述的半导体器件，其特征在于，所述第一凹部和所述第二凹部呈弧形。
8.根据权利要求1所述的半导体器件，其特征在于，所
9.根据权利要求1所述的半导体器件，其特征在于，所述第一凹部和/或第二凹部在所述栅极的长度方向上的截面为扇形。
10.根据权利要求1所述的半导体器件，其特征在于，所述第一凹部和/或第二凹部的在垂直于所述衬底的方向上的尺寸为所述栅极的宽度的1/5到1/3。
11.根据权利要求3所述的半导体器件，其特征在于，所述第一凸部与所述第一凹部之间、和/或所述第二凸部与所述第二凹部之间设置有线性氧化层。
12.根据权利要求11所述的半导体器件，其特征在于，所述线性氧化层的密度大于所述第一凸部或第二凸部的密度。
13.根据权利要求11所述的半导体器件，其特征在于，所述线性氧化层的厚度为1-5nm。
14.一种半导体器件，包括：
15.根据权利要求14所述的半导体器件，其特征在于，在所述栅极的长度方向上，所述第一凸部和所述第二凸部相对设置。
16.根据权利要求14所述的半导体器件，其特征在于，所述沟道区包括在所述栅极的长度方向上相对设置的第一侧壁和第二侧壁，所述第一侧壁靠近所述栅极的一端具有第一凹部，所述第二侧壁靠近所述栅极的一端具有第二凹部，所述第一凸部凸伸至所述第一凹部，所述第二凸部凸伸至所述第二凹部。
17.根据权利要求14所述的半导体器件，其特征在于，所述绝缘结构包括：
18.根据权利要求17所述的半导体器件，其特征在于，所述第一凸部和所述第二凸部与所述栅极氧化层连接。
19.根据权利要求14所述的半导体器件，其特征在于，所述栅极在长度方向上的两端分别位于所述第一凸部和第二凸部之上。
20.根据权利要求19所述的半导体器件，其特征在于，在垂直于所述衬底的方向上，所述栅极在所述衬底上的投影与所述第一凸部和所述第二凸部在所述衬底上的投影重叠。
21.根据权利要求16所述的半导体器件，其特征在于，所述第一凸部和所述第二凸部呈弧形。
22.根据权利要求16所述的半导体器件，其特征在于，所述第一凸部和所述第二凸部呈平滑状。
23.根据权利要求14所述的半导体器件，其特征在于，所述第一凸部和/或第二凸部在所述栅极的长度方向上的截面为扇形。
24.根据权利要求14所述的半导体器件，其特征在于，所述第一凸部和/或第二凸部的在垂直于所述衬底的方向上的尺寸为所述栅极的宽度的1/5到1/3。
25.根据权利要求14所述的半导体器件，其特征在于，所述第一凸部与所述沟道区之间、和/或所述第二凸部与所述沟道区之间设置有线性氧化层。
26.根据权利要求25所述的半导体器件，其特征在于，所述线性氧化层的密度大于所述第一凸部或第二凸部的密度。
27.根据权利要求25所述的半导体器件，其特征在于，所述线性氧化层的厚度为1-5nm。
28.一种半导体器件，包括：
29.根据权利要求28所述的半导体器件，其特征在于，所述绝缘结构包括：
30.根据权利要求29所述的半导体器件，其特征在于，所述第一凸部和所述第二凸部与所述栅极氧化层连接。
31.根据权利要求28所述的半导体器件，其特征在于，所述栅极在所述长度方向上的两端分别位于所述第一凹部和第二凹部之上。
32.根据权利要求31所述的半导体器件，其特征在于，在垂直于所述衬底的方向上，所述栅极在所述衬底上的投影与所述第一凹部和所述第...
【技术特征摘要】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括绝缘材料，所述绝缘材料设置于所述第一凹部和所述第二凹部。
3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括在所述栅极的所述长度方向上位于所述沟道区两侧的第一隔离结构和第二隔离结构，所述第一隔离结构具有凸伸到所述第一凹部的第一凸部，所述第二隔离结构具有凸伸到所述第二凹部的第二凸部。
4.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括栅极氧化层，所述栅极氧化层位于所述栅极和所述沟道区之间。
5.根据权利要求1所述的半导体器件，其特征在于，所述栅极在所述长度方向上的两端分别位于所述第一凹部和第二凹部之上。
6.根据权利要求5所述的半导体器件，其特征在于，在垂直于所述衬底的方向上，所述栅极在所述衬底上的投影与所述第一凹部和所述第二凹部重叠。
7.根据权利要求1所述的半导体器件，其特征在于，所述第一凹部和所述第二凹部呈弧形。
8.根据权利要求1所述的半导体器件，其特征在于，所述第一凹部和所述第二凹部呈平滑状。
9.根据权利要求1所述的半导体器件，其特征在于，所述第一凹部和/或第二凹部在所述栅极的长度方向上的截面为扇形。
10.根据权利要求1所述的半导体器件，其特征在于，所述第一凹部和/或第二凹部的在垂直于所述衬底的方向上的尺寸为所述栅极的宽度的1/5到1/3。
11.根据权利要求3所述的半导体器件，其特征在于，所述第一凸部与所述第一凹部之间、和/或所述第二凸部与所述第二凹部之间设置有线性氧化层。
12.根据权利要求11所述的半导体器件，其特征在于，所述线性氧化层的密度大于所述第一凸部或第二凸部的密度。
13.根据权利要求11所述的半导体器件，其特征在于，所述线性氧化层的厚度为1-5nm。
14.一种半导体器件，包括：
15.根据权利要求14所述的半导体器件，其特征在于，在所述栅极的长度方向上，所述第一凸部和所述第二凸部相对设置。
16.根据权利要求14所述的半导体器件，其特征在于，所述沟道区包括在所述栅极的长度方向上相对设置的第一侧壁和第二侧壁，所述第一侧壁靠近所述栅极的一端具有第一凹部，所述第二侧壁靠近所述栅极的一端具有第二凹部，所述第一凸部凸伸至所述第一凹部，所述第二凸部凸伸至所述第二凹部。
17.根据权利要求14所述的半导体器件，其特征在于，所述绝缘结构包括：
18.根据权利要求17所述的半导体器件，其特征在于，所述第一凸部和所述第二凸部与所述栅极氧化层连接。
19.根据权...
【专利技术属性】
技术研发人员：孙超，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。