【技术实现步骤摘要】
本专利技术涉及存储器，特别涉及一种非易失存储器参考电流校准电路及校准方法。
技术介绍
1、在计算机系统中使用的存储器可以根据断电状态下的数据存储能力分为易失性存储器和非易失性存储器。易失性存储器仅在上电状态下存储数据，在断电状态下损失数据，例如，包括静态随机存取存储器(static randomaccess memory，sram)和动态随机存取存储器(dynamic randomaccess memory，dram)。非易失性存储器在上电状态下和断电状态下均可存储数据，例如包括传统上称为只读存储器(read-onlymemory，rom)的多种存储器。
2、在非易失性存储器中，写操作是根据不同的输入数据，在不同的存储单元上注入不同数量的电荷，而存储单元浮栅存储电荷的多少决定了存储单元的阈值电压。读操作是在存储单元栅极上施加电压，由于mos管压控电流源特性，不同阈值存储单元将产生不同大小的读电流，将该电流和一个参考电流相比较来读出存储数据。
3、由于存储器中存储单元容量非常大，达到mbit～gbit级别，存储单元之间的器件特性会存在一些偏差，如图1所示，存储单元读电流将是一个范围，数据0和数据1的读电流范围不能产生交叠，否则将产生读错误，从而降低芯片良率。另外，随着外部环境变化，读电流将产生偏差，如果读电流和参考电流产生交叠，将导致读错误。
技术实现思路
1、本专利技术提供了一种非易失存储器参考电流校准电路及校准方法，其目的是为了将参考电流的校准值控制在一定
2、为了达到上述目的，本专利技术提供了一种非易失存储器参考电流校准电路，包括：
3、参考电流产生模块，用于产生参考电流；
4、校准控制模块；
5、校准字模块，用于根据写入非易失存储器中存储单元的数据产生读电流，写入校准字模块的数据分别为全为0的数据和全为1的数据；
6、参考电流产生模块的输入端与非易失存储器内部电源输出端连接，参考电流产生模块的输出端与校准控制模块的输入端连接，校准控制模块的输出端、校准字模块的输出端均与非易失存储器中的读模块的输入端连接，非易失存储器中的读模块的第二输出端用于输出读出的数据；
7、校准控制模块用于根据非易失存储器中的读模块的读出数据生成校准控制信号对释放的参考电流进行调整，控制参考电流的校准值处于校准值s0与校准值s1之间，校准值s0为非易失存储器中的读模块读出校准字模块的数据不全为0时记录的校准值，校准值s1为非易失存储器中的读模块读出校准字模块的数据全为1时记录的校准值。
8、进一步来说，参考电流产生模块包括：
9、电容、电流源、级联mos管；
10、电容的第一端与非易失存储器的内部电源的输出端连接，电容的第二端与电流源的第一端连接，电流源的第二端接地，电流源的第三端与级联mos管的源极连接，级联mos管的栅极与非易失存储器的内部电源的输出端连接，级联mos管的漏极与校准控制模块的输入端连接。
11、进一步来说，电容为mos管电容，mos管的源极和mos管的漏极连接作为mos管电容的第一端，mos管的栅极作为mos管电容的第二端；
12、电流源为mos管电流源，mos管的栅极为mos管电流源的第一端，mos管的源极为mos管电流源的第二端，mos管的漏极为mos管电流源的第三端。
13、进一步来说，校准控制模块是由1个mos二极管、n个mos管和n个开关组成的电流镜阵列；
14、每个mos管的源极均与非易失存储器中的读模块的电源端连接并接入电源，每个mos管的漏极均互相连接，每个mos管的漏极均与校准字模块的输出端、非易失存储器中的读模块的输入端连接，每个开关的第一端与每个mos管的栅极一一对应连接，每个开关的第二端均与mos二极管的漏极连接，mos二极管的源极与非易失存储器中的读模块的电源端连接，mos二极管的漏极分别与级联mos管的漏极、mos二极管的栅极连接。
15、进一步来说，校准字模块包括第一任意存储单元字、第二任意存储单元字；
16、第一任意存储单元字的源极、第二任意存储单元字的源极均接地，第一任意存储单元字的栅极、第二任意存储单元字的栅极均用于接入数据，第一任意存储单元字的漏极与第二任意存储单元字的漏极连接，第二任意存储单元字的漏极与非易失存储器中的读模块的输入端、电流镜阵列中所有mos管的漏极连接。
17、进一步来说，非易失存储器中的读模块包括复位mos管开关和反相器；
18、复位mos管开关的栅极用于预充电，复位mos管开关的源极连接电源，复位mos管开关的漏极分别与第二任意存储单元字的漏极、反相器的第一端、电流镜阵列中所有mos管的漏极连接，反相器的第二端与电流镜阵列中每个mos管的源极连接并接入电源，反相器的第三端接地，反相器的第四端用于读出数据。
19、进一步来说，mos管电容和mos管电流源的尺寸比例与非易失存储器浮栅两端的比例保持一致。
20、进一步来说，第一任意存储单元字与第二任意存储单元字写入的数据相反，第一任意存储单元字写入全为1的数据，第二任意存储单元字写入全为0的数据。
21、本专利技术还提供了一种非易失存储器参考电流校准方法，应用于上述非易失存储器参考电流校准电路，校准方法包括：
22、步骤1，在非易失存储器的存储阵列中选取任意两个地址作为校准字模块中的校准字并产生读电流；
23、步骤2，在校准控制模块中设置校准控制信号控制参考电流产生模块释放最大的参考电流；
24、步骤3，在非易失存储器中的读模块中通过比较最大的参考电流和读电流读出数据；
25、当非易失存储器中的读模块读出校准字模块中的数据不全为1时，校准控制模块根据非易失存储器中的读模块读出的数据以预设步径减小参考电流，直至非易失存储器中的读模块读出全为1的数据时，记录校准值s1；
26、当非易失存储器中的读模块读出校准字模块中的数据全为0时，校准控制模块根据非易失存储器中的读模块读出的数据以预设步径减小参考电流，直至非易失存储器中的读模块读出不全为0的数据时，记录校准值s0；
27、步骤4，将校准值s0与校准值s1之间的任意值作为参考电流的校准值。
28、进一步来说，在校准控制模块中以每次关闭一个mos管和一个开关的步径控制电流镜阵列减小参考电流。
29、本专利技术的上述方案有如下的有益效果：
30、本专利技术通过设计由参考电流产生模块、校准控制模块、校准字模块、非易失存储器中的读模块组成的非易失存储器参考电流校准电路，不需要额外提供基准电流和写入控制电路，结构简单；在参考电流产生模块的输入端输入电压，参考电流产生模块的输出端与校准控制模块的输入端连接，校准控制模块的输出端、校准字模块的输出端均与非易失存储器中的读模块的输入端连接，本文档来自技高网...
【技术保护点】
1.一种非易失存储器参考电流校准电路，其特征在于，包括：
2.根据权利要求1所述的非易失存储器参考电流校准电路，其特征在于，所述参考电流产生模块(100)包括：
3.根据权利要求2所述的非易失存储器参考电流校准电路，其特征在于，
4.根据权利要求3所述的非易失存储器参考电流校准电路，其特征在于，所述校准控制模块(101)是由一个MOS二极管、N个MOS管和N个开关组成的电流镜阵列；
5.根据权利要求4所述的非易失存储器参考电流校准电路，其特征在于，所述校准字模块(102)包括第一任意存储单元字、第二任意存储单元字；
6.根据权利要求5所述的非易失存储器参考电流校准电路，其特征在于，所述非易失存储器中的读模块(103)包括复位MOS管开关和反相器；
7.根据权利要求6所述的非易失存储器参考电流校准电路，其特征在于，所述MOS管电容和所述MOS管电流源的尺寸比例与非易失存储器浮栅两端的比例保持一致。
8.根据权利要求5所述的非易失存储器参考电流校准电路，其特征在于，所述第一任意存储单元字与所述第二任意
9.一种非易失存储器参考电流校准方法，其特征在于，应用于如权利要求1-8任意一项所述的非易失存储器参考电流校准电路，所述校准方法包括：
10.根据权利要求9所述的非易失存储器参考电流校准方法，其特征在于，在所述校准控制模块中以每次关闭一个MOS管和一个开关的步径控制所述电流镜阵列减小所述参考电流。
...【技术特征摘要】
1.一种非易失存储器参考电流校准电路，其特征在于，包括：
2.根据权利要求1所述的非易失存储器参考电流校准电路，其特征在于，所述参考电流产生模块(100)包括：
3.根据权利要求2所述的非易失存储器参考电流校准电路，其特征在于，
4.根据权利要求3所述的非易失存储器参考电流校准电路，其特征在于，所述校准控制模块(101)是由一个mos二极管、n个mos管和n个开关组成的电流镜阵列；
5.根据权利要求4所述的非易失存储器参考电流校准电路，其特征在于，所述校准字模块(102)包括第一任意存储单元字、第二任意存储单元字；
6.根据权利要求5所述的非易失存储器参考电流校准电路，其特征在于，所述非易失存储器中的读模块(103)包括复位mos管开关和反相器...
【专利技术属性】
技术研发人员：蔡磊，刘祥远，陈强，
申请(专利权)人：湖南融创微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。