【技术实现步骤摘要】
本专利技术涉及电气装置，具体而言，涉及一种基于湿法腐蚀的硅电容。
技术介绍
1、硅电容拥有超小尺寸、超高频率、高容量、可靠性和稳定性等特点，但技术壁垒极高，因此主要用于航空航天、军工雷达和汽车通信等领域。高电容密度硅电容器通常是3d沟槽电容器，采用深硅刻蚀工艺在硅衬底上刻蚀几百至上万个深沟槽，增加电容的表面积从而增加电容密度。
2、相关技术中，硅电容的深沟槽采用干法工艺刻蚀，sf6刻蚀和c4f8钝化交替进行的bosch工艺：实现对侧壁的保护，能够实现可控的侧向刻蚀，可以制作出陡峭或其他倾斜角度的侧壁。bosch工艺深宽比高达到20:1，技术难度大，刻蚀深度均匀性差，且成本高，无法做到低成本方案。
3、针对相关技术中存在的上述问题，暂未发现高效且准确的解决方案。
技术实现思路
1、为了解决现有技术中存在的技术问题，本申请的主要目的在于，一种基于湿法腐蚀的硅电容，有效的增加电容的表面积从而增加电容密度，且相比于现有的干法刻蚀，其刻蚀深度均匀性更好，工艺简单且成本低。为实现上述专利技术目的，本申请采用如下技术方案：
2、根据本专利技术的一个实施例，提供了一种基于湿法腐蚀的硅电容，包括：硅衬底1、双电容层堆叠2、绝缘层3、引线4、焊盘5；其中，所述硅衬底表面通过各向异性腐蚀得到若干行乘以若干列的四棱凸台61或凹槽阵列，所述双电容层堆叠在所述凸台或所述凹槽的表面、侧壁及底面区域上连续地延伸，所述双电容层堆叠包括：第一电极层7、第一介电层8、第二电极层9、第
3、可选地，所述凸台或所述凹槽的边长为1μm～30μm，深度为1μm～20μm。
4、可选地，所述第一电极层为在所述凸台或所述凹槽表面、侧壁及底面区域掺杂扩散离子形成的导电层，所述掺杂深度为50nm～1000nm，若所述硅衬底为p型，所述扩散离子为ⅴ族元素的一种，若所述硅衬底为n型，所述扩散离子为ⅲ族元素的一种。
5、可选地，所述第一介电层为氧化硅、氮化硅、氧化铪、氧化铝的一种或多种组合，所述第一介电层均匀堆叠在所述第一电极层上，厚度为5nm～1000nm。
6、可选地，所述第二电极层为重掺多晶硅、金属金、金属铝、金属铜、氮化钽或氮化钛的一种，所述第二电极层均匀堆叠在第一介电层上，厚度为50nm～1000nm，若所述第二电极层为重掺多晶硅，扩散离子为ⅲ族元素或ⅴ族元素的一种。
7、可选地，所述第二介电层为氧化硅、氮化硅、氧化铪、氧化铝的一种或多种组合，所述第二介电层均匀堆叠在第二电极层上，厚度为5nm～1000nm。
8、可选地，所述第三电极层为重掺多晶硅、金属金、金属铝、金属铜、氮化钽或氮化钛的一种，所述第三电极层均匀堆叠在第二介电层上，厚度为50nm～1000nm，若所述第三电极层为重掺多晶硅，扩散离子为ⅲ族元素或ⅴ族元素的一种。
9、可选地，所述绝缘层为氧化硅、氮化硅、氧化蛤、氧化铝等的一种或多种组合，其均匀覆盖在除了四棱凸台或凹槽表面和侧壁及底面区域之外区域，厚度为5nm～1000nm。
10、可选地，第一引线连接所述第一电极层和所述第三电极层，在所述第二电极层通过侧壁的绝缘层实现电绝缘，所述第一引线均匀覆盖在除了所述凸台或所述凹槽表面和侧壁及底面区域之外区域，所述第一引线厚度大于或等于所述双电容层堆叠厚度；第二引线连接所述第二电极层，在第三电极层通过侧壁的绝缘层实现电绝缘，所述第二引线覆盖在除了所述凸台或所述凹槽表面和侧壁及底面区域之外区域，所述第二引线厚度大于或等于所述第二介电层、所述第三电极层、所述绝缘层厚度之和；所述引线为金属金、金属铝、金属铜、氮化钽或氮化钛中的一种。
11、可选地，所述的焊盘为金属金、金属铝、金属铜、金属钛、金属镍、金属钯的一种或多种组合，所述焊盘设置在绝缘层上，与所述引线连接，厚度为200nm～1000nm。
12、由上述技术方案可知，本申请的一种基于湿法腐蚀的硅电容的优点和积极效果在于：通过第二连接引线连接第二电极层，进而形成一个双层结构电容器。本法采用湿法方式刻蚀的沟槽和双层电容结构，有效的增加电容的表面积从而增加电容密度，且相比于现有的干法刻蚀，其刻蚀深度均匀性更好，工艺简单且成本低。
本文档来自技高网...【技术保护点】
1.一种基于湿法腐蚀的硅电容，其特征在于，包括：硅衬底(1)、双电容层堆叠(2)、绝缘层(3)、引线(4)、焊盘(5)；其中，所述硅衬底(1)表面通过各向异性腐蚀得到若干行乘以若干列的四棱凸台(61)或凹槽(62)阵列，所述双电容层堆叠(2)在所述凸台(61)或所述凹槽(62)的表面、侧壁及底面区域上连续地延伸，所述双电容层堆叠(2)包括：第一电极层(7)、第一介电层(8)、第二电极层(9)、第二介电层(10)、第三电极层(11)。
2.根据权利要求1所述的硅电容，其特征在于，所述凸台(61)或所述凹槽(62)的边长为1μm～30μm，深度为1μm～20μm。
3.根据权利要求1所述的硅电容，其特征在于，所述第一电极层(7)为在所述凸台(61)或所述凹槽(62)表面、侧壁及底面区域掺杂扩散离子形成的导电层，所述掺杂深度为50nm～1000nm，若所述硅衬底(1)为P型，所述扩散离子为Ⅴ族元素的一种，若所述硅衬底(1)为N型，所述扩散离子为Ⅲ族元素的一种。
4.根据权利要求1所述的硅电容，其特征在于，所述第一介电层(8)为氧化硅、氮化硅、氧化铪、
5.根据权利要求1所述的硅电容，其特征在于，所述第二电极层(9)为重掺多晶硅、金属金、金属铝、金属铜、氮化钽或氮化钛的一种，所述第二电极层(9)均匀堆叠在第一介电层(8)上，厚度为50nm～1000nm，若所述第二电极层(9)为重掺多晶硅，扩散离子为Ⅲ族元素或Ⅴ族元素的一种。
6.根据权利要求1所述的硅电容，其特征在于，所述第二介电层(10)为氧化硅、氮化硅、氧化铪、氧化铝的一种或多种组合，所述第二介电层(10)均匀堆叠在第二电极层(9)上，厚度为5nm～1000nm。
7.根据权利要求1所述的硅电容，其特征在于，所述第三电极层(11)为重掺多晶硅、金属金、金属铝、金属铜、氮化钽或氮化钛的一种，所述第三电极层(11)均匀堆叠在第二介电层(10)上，厚度为50nm～1000nm，若所述第三电极层(11)为重掺多晶硅，扩散离子为Ⅲ族元素或Ⅴ族元素的一种。
8.根据权利要求1所述的硅电容，其特征在于，所述绝缘层(3)为氧化硅、氮化硅、氧化蛤、氧化铝等的一种或多种组合，其均匀覆盖在除了四棱凸台(61)或凹槽(62)表面和侧壁及底面区域之外区域，厚度为5nm～1000nm。
9.根据权利要求1所述的硅电容，其特征在于，第一引线(4)连接所述第一电极层(7)和所述第三电极层(11)，在所述第二电极层(9)通过侧壁的绝缘层(3)实现电绝缘，所述第一引线(4)均匀覆盖在除了所述凸台(61)或所述凹槽(62)表面和侧壁及底面区域之外区域，所述第一引线(4)厚度大于或等于所述双电容层堆叠(2)厚度；第二引线(4)连接所述第二电极层(9)，在第三电极层(11)通过侧壁的绝缘层(3)实现电绝缘，所述第二引线(4)覆盖在除了所述凸台(61)或所述凹槽(62)表面和侧壁及底面区域之外区域，所述第二引线(4)厚度大于或等于所述第二介电层(10)、所述第三电极层(11)、所述绝缘层(3)厚度之和；所述引线(4)为金属金、金属铝、金属铜、氮化钽或氮化钛中的一种。
10.根据权利要求1所述的硅电容，其特征在于，所述的焊盘(5)为金属金、金属铝、金属铜、金属钛、金属镍、金属钯的一种或多种组合，所述焊盘(5)设置在绝缘层(3)上，与所述引线(4)连接，厚度为200nm～1000nm。
...【技术特征摘要】
1.一种基于湿法腐蚀的硅电容，其特征在于，包括：硅衬底(1)、双电容层堆叠(2)、绝缘层(3)、引线(4)、焊盘(5)；其中，所述硅衬底(1)表面通过各向异性腐蚀得到若干行乘以若干列的四棱凸台(61)或凹槽(62)阵列，所述双电容层堆叠(2)在所述凸台(61)或所述凹槽(62)的表面、侧壁及底面区域上连续地延伸，所述双电容层堆叠(2)包括：第一电极层(7)、第一介电层(8)、第二电极层(9)、第二介电层(10)、第三电极层(11)。
2.根据权利要求1所述的硅电容，其特征在于，所述凸台(61)或所述凹槽(62)的边长为1μm～30μm，深度为1μm～20μm。
3.根据权利要求1所述的硅电容，其特征在于，所述第一电极层(7)为在所述凸台(61)或所述凹槽(62)表面、侧壁及底面区域掺杂扩散离子形成的导电层，所述掺杂深度为50nm～1000nm，若所述硅衬底(1)为p型，所述扩散离子为ⅴ族元素的一种，若所述硅衬底(1)为n型，所述扩散离子为ⅲ族元素的一种。
4.根据权利要求1所述的硅电容，其特征在于，所述第一介电层(8)为氧化硅、氮化硅、氧化铪、氧化铝的一种或多种组合，所述第一介电层(8)均匀堆叠在所述第一电极层(7)上，厚度为5nm～1000nm。
5.根据权利要求1所述的硅电容，其特征在于，所述第二电极层(9)为重掺多晶硅、金属金、金属铝、金属铜、氮化钽或氮化钛的一种，所述第二电极层(9)均匀堆叠在第一介电层(8)上，厚度为50nm～1000nm，若所述第二电极层(9)为重掺多晶硅，扩散离子为ⅲ族元素或ⅴ族元素的一种。
6.根据权利要求1所述的硅电容，其特征在于，所述第二介电层(10)为氧化硅、氮化硅、氧化铪、氧化铝的一种或多种组合，所述第...
【专利技术属性】
技术研发人员：陈涛，印青，刘国鑫，张光华，
申请(专利权)人：苏州锐光科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。