System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 静电放电保护电路及其制备方法技术_技高网

静电放电保护电路及其制备方法技术

技术编号:40524344 阅读:14 留言:0更新日期:2024-03-01 13:43
本公开提供一种静电放电(ESD)保护电路。该保护电路包括一MOS晶体管、一电阻器及一电容器。该MOS晶体管电性耦接到一核心电路。该电阻器电性耦接到该MOS晶体管的一栅极而在该栅极上产生一偏压,以在该核心电路上发生一ESD事件时将一ESD电流导向一接地。该MOS晶体管的一布局借由一虚拟结构的一布局而与该核心电路的一布局分隔开。电阻器的制作技术包含利用该虚拟结构的一部分。电容器连接于该电阻器与MOS晶体管的一漏极之间。

【技术实现步骤摘要】

本公开关于一种电路及其制备方法。特别是有关于一种静电放电(esd)保护电路及其制备方法。


技术介绍

1、集成电路(ic)广泛用于各种应用。然而,其中一个可靠性问题则是可能易受esd事件的影响。举例来说,当一带电物体向ic放电时,即可能会发生一esd事件,而该带电物体则例如具有一静电累积的一人体或是一电位不同于一ic的一组设备。

2、放电通常包括在例如200纳秒的一持续时间内超过一安培的电流准位。峰值电流的大小以及放电的波形取决于经历esd事件的该等物体的有效充电电阻、电容以及电感。esd在未受保护的ic上的结果通常是破坏,其特征在于ic的一部分熔化或爆炸。一ic设计人员通常的做法是在一ic中包含额外的组件,以提供绕过用于正常电路功能的组件的多个esd路径。因此,这些正常的电路组件受到保护,避免受到esd事件的影响。

3、因此,在esd保护设计领域中,是需要改进的esd保护电路,其提供增强的esd保护,而不需要一大的占用面积以及多个电路布局的一复杂的重新布置。

4、上文的“先前技术”说明仅提供
技术介绍
,并未承认上文的“先前技术”说明揭示本公开的标的,不构成本公开的先前技术,且上文的“先前技术”的任何说明均不应作为本案的任一部分。


技术实现思路

1、本公开的另一实施例提供一种静电放电(esd)保护电路。该保护电路包括一mos晶体管、一电阻器及一电容器。该mos晶体管电性耦接到一核心电路。该电阻器电性耦接到该mos晶体管的一栅极而在该栅极上产生一偏压,以在该核心电路上发生一esd事件时将一esd电流导向一接地。该mos晶体管的一布局借由一虚拟结构的一布局而与该核心电路的一布局分隔开。该电阻器的制作技术包含利用该虚拟结构的一部分。电容器连接于该电阻器与mos晶体管的一漏极之间。

2、本公开的另一实施例提供一种产生用于一静电放电(esd)保护电路的一半导体布局的方法。该方法包括形成一核心电路;形成一mos晶体管,与该核心电路分隔开;形成一虚拟结构,设置在该mos晶体管与该核心电路之间,其中该虚拟结构包括一多晶层以及一金属层两者其中至少一个;使用该多晶层以及该金属层两者其中至少一个的一部分以形成一电阻器;将该电阻器与该虚拟结构的至少一部分重叠,其中在该电阻器与该mos晶体管之间的一距离小于在该电阻器与该核心电路之间的一距离;以及借由将该电阻器沿该mos晶体管的边缘分布来环绕该mos晶体管。

3、上文已相当广泛地概述本公开的技术特征及优点,使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解,可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解,这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

本文档来自技高网...

【技术保护点】

1.一种静电放电保护电路,包括:

2.如权利要求1所述的静电放电保护电路,其中在该电阻器的一布局与该核心电路的一布局之间的一距离大于在该电阻器的该布局与该MOS晶体管的该布局之间的一距离。

3.如权利要求1所述的静电放电保护电路,其中该虚拟结构包括:

4.如权利要求3所述的静电放电保护电路,其中该金属层的电阻值小于该多晶层的电阻值。

5.如权利要求1所述的静电放电保护电路,其中该电阻器的该布局沿该MOS晶体管的该布局的一边缘上形成。

6.如权利要求1所述的静电放电保护电路,其中该电阻器的该布局接近该MOS晶体管的该布局的一边缘。

7.如权利要求1所述的静电放电保护电路,其中该电阻器的该布局沿该电容器的一布局的一边缘上形成。

8.如权利要求1所述的静电放电保护电路,其中该电阻器的该布局接近该电容器的一布局的一边缘。

9.如权利要求1所述的静电放电保护电路,更包含:

10.如权利要求9所述的静电放电保护电路,其中该电阻器的该布局沿该反相器的一布局的一边缘上形成。

11.如权利要求9所述的静电放电保护电路,其中该电阻器的该布局接近该反相器的一布局的一边缘。

12.一种静电放电保护电路的半导体布局的制备方法,包括:

13.如权利要求12所述的制备方法,更包含:

14.如权利要求13所述的制备方法,更包含:

15.如权利要求14所述的制备方法,更包含:

16.如权利要求15所述的制备方法,更包含:

...

【技术特征摘要】

1.一种静电放电保护电路,包括:

2.如权利要求1所述的静电放电保护电路,其中在该电阻器的一布局与该核心电路的一布局之间的一距离大于在该电阻器的该布局与该mos晶体管的该布局之间的一距离。

3.如权利要求1所述的静电放电保护电路,其中该虚拟结构包括:

4.如权利要求3所述的静电放电保护电路,其中该金属层的电阻值小于该多晶层的电阻值。

5.如权利要求1所述的静电放电保护电路,其中该电阻器的该布局沿该mos晶体管的该布局的一边缘上形成。

6.如权利要求1所述的静电放电保护电路,其中该电阻器的该布局接近该mos晶体管的该布局的一边缘。

7.如权利要求1所述的静电放电保护电路,其中该电阻器的该布局沿该电容器的一布局的一边缘...

【专利技术属性】
技术研发人员:刘芳妏
申请(专利权)人:南亚科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1