数字滤波电路及其滤波方法、耗材芯片技术

本发明专利技术提供一种数字滤波电路及其滤波方法、耗材芯片，该滤波电路包括延时单元，其具有多个的缓冲器，缓冲器的总延时时间短于输入信号的一比特数据传送时间，并设有多于一个的奇数个输出端子，相邻的两个输出端子之间具有至少一个缓冲器，一比较单元与输出端子连接，接收延时单元输出的多个延时信号，对收的多个延时信号进行比较，并输出相同个数较多的延时信号。该滤波方法包括输入信号经过延时单元的缓冲器后，经多个输出端子输出，多个输出端子输出具有时间间隔的奇数个延时信号；比较单元接收输出端子输出的延时信号后，判断比较并输出相同个数较多的延时信号。本发明专利技术可将二进制信号中的干扰信号过滤，并且结构简单，容易实现，且工作稳定。

【技术实现步骤摘要】

本专利技术涉及一种数字滤波电路，尤其是对二进制信号进行滤波的滤波电路以及应 用这种滤波电路的滤波方法，并涉及使用上述数字滤波电路的耗材芯片。
技术介绍
电子设备，如计算机、手机、MP3播放器、打印机等，均集成大量的芯片，芯片与芯片 之间往往需要进行数据交换，例如喷墨打印机本体与安装在喷墨打印机本体上墨盒的芯片 需要进行通讯，喷墨打印机本体内的芯片将信息，包括墨盒内墨水余量信息等写入到墨盒 芯片中。参见图1，现有的墨盒芯片具有一块基板30，基板30上设有一个集成电子模块31， 并设有作为通讯单元的多个电触点32，用于与喷墨打印机本体进行通讯。集成电子模块31 包括有控制器、存储器等，用于存储墨盒相关的信息，包括墨盒生产厂家、墨盒内存储墨水 的颜色以及墨水余量等。集成电子模块31与喷墨打印机本体之间交换的数据是二进制数据，即喷墨打印 机本体及集成电子模块31所发送的数据是由“1”和“0”的不同组合所构成，而“1”和“0”分 别使用高电平信号与低电平信号表示。另一方面，基板30上通常会集成其他的电子模块， 如检测电路等，某一电子模块工作时，基板30上的导电介质往往对集成电子模块31产生强 烈的电磁干扰，此外，喷墨打印机工作时也会对集成电子模块31产生较强的电磁干扰，这 必然导致墨盒芯片与喷墨打印机本体之间传送的二进制信号受到干扰。类似地，激光打印机与碳粉盒芯片之间的通讯也会受到电磁干扰的影响，影响激 光打印机与碳粉盒芯片之间的通讯稳定性。参见图2，图中示出了墨盒芯片传送的二进制信号受到电磁干扰的波形，S卩，在信 号波形中夹杂着一些“毛刺” 35，即干扰信号，如在高电平信号传送的时候产生瞬间的低电 平信号，或在低电平信号传送期间产生瞬间的高电平信号。并且，这些干扰信号存在时间极 短，往往只有几纳秒时间，远低于正常工作信号的工作频率。干扰信号会对芯片的数据传送 造成极大的干扰，使接收信号的芯片往往无法正确判断所接收信号所表示的数据。因此，现有的一些墨盒芯片使用模拟电路实现滤波，但模拟滤波电路通常较为复 杂，使用的元器件较多，并且模拟滤波电路工作不稳定。此外，若使用数字编程器，如FPGA 编程来实现模拟滤波电路则更为复杂，且增加了开发难度。因此，现有的芯片均未能有效地 解决“毛刺”问题，人们希望使用简单的电路及方法来实现二进制信号的滤波。
技术实现思路
本专利技术的主要目的是提供一种结构简单且工作稳定的数字滤波电路。本专利技术的另一目的是提供一种有效过滤二进制信号中干扰信号的数字滤波方法。本专利技术的再一目的是提供一种与打印机之间通讯稳定的耗材芯片。为实现上述的主要目的，本专利技术提供的数字滤波电路包括接收二进制的输入信号的延时单元，具有二个或二个以上串联连接的缓冲器，并设有多于一个的奇数个输出端子， 多个输出端子中的二个设置于延时单元的起止两端，相邻的两个输出端子之间具有至少一 个缓冲器，且多个缓冲器的总延时时间短于或等于输入信号的一比特数据传送时间，一比 较单元与输出端子连接的，用于接收延时单元输出的奇数个延时信号，对所接收的奇数个 延时信号进行比较，并输出相同个数较多的延时信号。由上述方案可见，由于干扰信号的持续时间较短，延时单元对输入信号进行延时 后获得的多个延时信号受到干扰的个数较少，比较单元通过比较后，相同个数较多的延时 信号为正常工作信号的几率较高，相同个数较多的延时信号为干扰信号的几率极低，因此 将相同个数较多的延时信号输出，可有效地将干扰信号过滤。并且，使用数字滤波方式将干扰信号过滤，其工作稳定性较高，且结构简单，生产 成本较低。一个优选的方案是，每一缓冲器的延时时间等于或长于干扰信号的持续时间。这 样，每一干扰信号不会被两个输出端子输出，能确保多个输出端子输出的延时信号相同个 数较多的是正常工作信号。进一步的方案是，比较单元具有与输出端子数量相等的异或门及与异或门数量相 等的选择器，每一异或门的输出端连接至一个选择器的一个输入端，且多个选择器依次串 联连接。由此可见，数字滤波电路使用异或门判断两个输出端子的延时信号是否相同，通 过多个异或门对多个延时信号进行两两对比判断，从而筛选相同个数较多的延时信号并输出ο为实现上述的另一目的，本专利技术提供上述数字滤波电路的工作方法，包括输入信 号经过延时单元的缓冲器后，经奇数个输出端子输出，奇数个输出端子输出具有时间间隔 的奇数个延时信号；比较单元接收奇数个输出端子输出的延时信号后，判断比较并输出相 同个数较多的延时信号。由上述方案可见，数字滤波电路将输入的信号经过多次的延时处理形成具有时间 间隔的多个延时信号，并对延时信号进行筛选，从而选择相同个数较多的信号作为工作信 号并输出，可有效地将干扰信号过滤，确保芯片的通讯质量。为实现上述的再一目的，本专利技术提供的耗材芯片包括基板，基板上至少一个集成 电路模块以及通讯单元，其中，集成电路模块具有数字滤波电路，数字滤波电路具有接收二 进制的输入信号的延时单元，具有二个或二个以上串联连接的缓冲器，并设有多于一个的 奇数个输出端子，多个输出端子中的二个设置于延时单元的起止两端，相邻的两个输出端 子之间具有至少一个缓冲器，且多个缓冲器的总延时时间短于或等于输入信号的一比特数 据传送时间，一比较单元与输出端子连接的，用于接收延时单元输出的奇数个延时信号，对 所接收的奇数个延时信号进行比较，并输出相同个数较多的延时信号。由此可见，耗材芯片的集成电子模块内设有数字滤波电路，数字滤波电路能将持续 时间较短的干扰信号从二进制信号中过滤，从而确保耗材芯片与打印机之间的通讯稳定性。附图说明图1是现有一种耗材芯片的结构示意图。图2是带有干扰信号的二进制信号波形图。图3是本专利技术数字滤波电路第一实施例的电路图。图4是本专利技术数字滤波方法第二实施例的流程图。以下结合附图及实施例对本专利技术作进一步说明。具体实施例方式数字滤波电路及数字滤波方法第一实施例。参见图3，本实施例的数字滤波电路由延时单元10以及比较单元20组成，延时单 元10包括有两组缓冲器，第一组缓冲器由缓冲器BUF1与BUF2组成，第二组缓冲器由缓冲 器BUF3与BUF4组成。缓冲器对输入的信号有延时作用，即输入信号经过缓冲器组后，得到 时间滞后的延时信号。当然，四个缓冲器的总延时时间应该短于或等于输入信号的一比特 数据传送时间，并且每一缓冲器的延时时间等于或长于一个干扰信号的持续时间。一个干 扰信号的持续时间可通过对输入信号的测试，根据干拢信号产生的持续时长加以统计，结 合期望的滤波精度要求后获得，也可以根据经验值设定。延时单元10具有三个输出端子，分别是输出端子A、B、C，其中输出端子A也是接收 输入信号的输入端子，其位于延时单元10的起始端，输出端子C位于延时单元10的末端。 第一组缓冲器设置在输出端子A与B之间，第二组缓冲器设置在输出端子B与C之间，输入 信号经过输出端子A后将经过第一组缓冲器后传送至输出端子B，然后再经过第二组缓冲 器后传送至输出端子C。因此，输出端子A、B、C输出的延时信号是具有时间间隔的。假设每一缓冲器的延 时时间为1纳秒，则输出端子A输出的延时信号与输出端子B输出的延时信号具有2纳秒 的时间间隔，输出端子B输出的延时信号与输出端子C输出的延时信号也具有2纳秒的时 本文档来自技高网...

【技术保护点】
数字滤波电路，其特征在于：包括延时单元，其接收二进制的输入信号，所述延时单元具有二个或二个以上串联的缓冲器，并设有多于一个的奇数个输出端子，多个所述输出端子中的二个设置于所述延时单元的起止两端，相邻的两个所述输出端子之间具有至少一个所述缓冲器，且多个所述缓冲器的总延时时间短于或等于所述输入信号的一比特数据传送时间；与所述输出端子连接的比较单元，用于接收所述延时单元输出的奇数个延时信号并进行比较，所述比较单元输出相同个数较多的延时信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：袁珍平，
申请(专利权)人：珠海天威技术开发有限公司，
类型：发明
国别省市：44[中国|广东]