System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 芯片模块放置方法和装置以及存储介质制造方法及图纸_技高网
当前位置: 首页 > 专利查询>香港大学专利>正文

芯片模块放置方法和装置以及存储介质制造方法及图纸

技术编号:40465787 阅读:15 留言:0更新日期:2024-02-22 23:19
一种芯片模块放置方法包含以下步骤:(a)通过模块的特征确定集成电路芯片模块的放置顺序;(b)根据已放置的模块和待放置的后面两个模块的状态生成像素级的掩码;(c)通过卷积神经网络从所述掩码提取局部和全局特征;以及(d)通过所合并的特征和拥塞阈值选择放置位置。所述方法由具有存储介质的计算机装置执行。

【技术实现步骤摘要】

本专利技术涉及电子设计自动化,且特别地,涉及芯片模块放置方法和装置、电子装置和存储介质。


技术介绍

1、各种应用中的集成电路芯片模块放置可涉及将数百万个电路模块放置在2d芯片画布或电路板上。此类放置费时且昂贵,因为其需要硬件专家的参与以便实现更好的芯片性能,例如避免芯片模块之间的长延时路径。采用神经网络的深度学习技术可用来克服此类困难。由于芯片模块放置问题具有领域特殊性,因此需要预处理原始特征以在将数据输入到神经网络中之前获得各种掩码。神经网络可学习根据设计的当前状态对于待放置模块选择最适合位置。在此过程中,神经网络中的不同卷积核大小可提取局部和全局特征。

2、现有的芯片模块放置技术包含林(lin)等人的“dreamplace:支持深度学习工具包的gpu加速用于现代vlsi放置(deep learning toolkit-enabled gpu acceleration formodern vlsi placement)”,《ieee集成电路与系统计算机辅助设计汇刊(ieeetransactions on computer-aided design of integrated circuits and systems)》,40(4),748-761,其为传统基于优化的方法(而非基于学习的方法)。mirhosei等人的文章“一种快速芯片设计的图形放置方法(a graph placement methodology for fast chipdesign)”,《自然(nature)》,2021,594(7862):207-212描述了基于图神经网络的方法。然而,其无法满足芯片模块放置的不重叠约束。严(yan)等人的文章“面向芯片设计中放置布线的机器学习:方法学综述(towards machine learning for placement and routing inchip design:a methodological overview)”,arxiv:2202.13564(2022)呈现机器学习中放置布线的最新进展的详细回顾。然而,其并不包含用于生成位置掩码和导线掩码的设计方法。alhyari等人的文章“预测fpga电路放置的可布线性的深度学习框架(a deeplearning framework to predict routability for fpga circuit placement)”,2019年第29届《现场可编程逻辑与应用国际会议(fpl)(international conference on fieldprogrammable logic and applications)》,巴塞罗那,西班牙,2019,第334-341页,doi:10.1109/fpl.2019.00060论述了一种基于卷积神经网络模型的用于预测放置的可布线性的新颖的深度学习框架,所述框架将深度学习模型并入目前先进技术的放置工具中,且展示模型可如何用于(1)避免昂贵但无效的放置和布线迭代,以及(2)提高放置方法基于所提出的模型生成的可布线性估计作为反馈来生成用于解决难以布线电路的放置任务。所述方法的任务是在给定已知放置规划的情况下预测可布线性,所述方法不适用于生成放置规划。


技术实现思路

1、本专利技术涉及计算机视觉处理、通信领域,且明确地说,涉及电子设计自动化,包含但不限于芯片模块放置方法和装置、计算机装置和存储介质。本专利技术提供一种芯片模块放置方法,其有助于以性能和效率较高的方式在芯片画布上放置数千个模块。其提取模块的特征且生成各种掩码,所述掩码可含有用于模块放置的信息且通过卷积神经网络从这些掩码中确定放置位置。

2、本专利技术实施例的第一方面提供一种芯片模块放置方法,其可包含以下操作:

3、(a)通过模块的特征确定放置顺序。

4、(b)根据已放置的模块和待放置的后面两个模块的特征生成像素级的掩码。

5、(c)从来自神经网络的掩码中提取局部和全局特征。

6、(d)通过高级特征和拥塞状态选择最终放置位置的操作。

7、本专利技术实施例的第二方面提供一种芯片模块放置装置,所述芯片模块放置装置包含处理器和用于存储可由处理器执行的指令的存储器。处理器配置成执行芯片模块放置方法的操作。

8、本专利技术实施例的第三方面提供一种存储介质,所述存储介质其中存储有计算机指令,所述计算机指令在由处理器执行时使所述处理器实施芯片模块放置方法的操作。

9、本专利技术提供更好的芯片模块放置性能且符合芯片设计约束。用于本专利技术的不同掩码可帮助神经网络获得放置的基本信息且满足对放置的约束。多尺度特征提取可避免位置信息的扩散。为了避免稀疏的奖励难以训练,采用了奖励设计方案。根据本专利技术放置的芯片具有更好的性能(较短的线长)并且符合其它方法难以符合的约束(例如,设计中没有模块重叠)。

本文档来自技高网...

【技术保护点】

1.一种芯片模块放置方法,其特征在于,包括以下步骤:

2.根据权利要求1所述的方法,其特征在于,通过模块的特征确定放置顺序包括:

3.根据权利要求2所述的方法,其特征在于,通过所提取的特征的线性加权来计算分数包括:

4.根据权利要求1所述的方法,其特征在于,根据已放置的模块和待放置的后面两个模块的状态生成像素级的掩码包括:

5.根据权利要求4所述的方法,其特征在于,根据已放置的模块和所述待放置的后面两个模块的所述特征生成两个位置掩码包括:

6.根据权利要求4所述的方法,其特征在于,根据已放置的模块和所述待放置的后面两个模块的所述特征生成两个导线掩码包括:

7.根据权利要求4所述的方法,其特征在于,根据已放置的模块的所述特征生成一个视图掩码包括:

8.根据权利要求1所述的方法,其特征在于,通过卷积神经网络从掩码提取局部和全局特征包括:

9.根据权利要求8所述的方法,其特征在于,通过卷积神经网络合并局部和全局特征包括:

10.根据权利要求1所述的方法,其特征在于,通过所合并的特征和拥塞阈值选择放置位置包括:

...

【技术特征摘要】

1.一种芯片模块放置方法,其特征在于,包括以下步骤:

2.根据权利要求1所述的方法,其特征在于,通过模块的特征确定放置顺序包括:

3.根据权利要求2所述的方法,其特征在于,通过所提取的特征的线性加权来计算分数包括:

4.根据权利要求1所述的方法,其特征在于,根据已放置的模块和待放置的后面两个模块的状态生成像素级的掩码包括:

5.根据权利要求4所述的方法,其特征在于,根据已放置的模块和所述待放置的后面两个模块的所述特征生成两个位置掩码包括:

6.根据...

【专利技术属性】
技术研发人员:罗平来耀穆尧
申请(专利权)人:香港大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1