【技术实现步骤摘要】
本申请涉及电子，尤其涉及一种基于耗尽型器件的移位寄存器及栅极驱动电路。
技术介绍
1、目前，随着消费需求的增加，柔性amoled(active-matrix organic lightemitting diode，有源矩阵有机发光二极体)显示技术引起了极大的关注。其中，氧化物薄膜晶体管和有机薄膜晶体管均有极大的潜力成为下一代柔性amoled显示的主要驱动技术。
2、但是，氧化物薄膜晶体管和有机薄膜晶体管大部分是耗尽型器件，其参与搭建的电路存在一定缺陷。例如，在电路关闭阶段，会因耗尽型器件无法关闭导致漏电，进而使整个电路失效。因此，如何解决耗尽型器件的漏电问题，一直是重点研究方向。
技术实现思路
1、本专利技术提供了一种基于耗尽型器件的移位寄存器及栅极驱动电路，以解决或者部分解决耗尽型器件的漏电问题。
2、为解决上述技术问题，本专利技术的第一方面，公开了一种基于耗尽型器件的移位寄存器，包括：输入单元、防漏电单元、时钟控制防漏电单元、反向单元、输出单元；其中，
3、所述输入单元，用于根据第一时钟信号和输入端的控制，向所述防漏电单元传输输入信号；
4、所述防漏电单元，用于响应于所述输入信号或所述时钟控制防漏电单元的控制，对第一节点的电平进行控制；
5、所述反向单元，用于根据输入端控制端的控制，向第二节点传输输入信号；以及根据第四时钟信号的控制使第二节点的电平相反；
6、所述输出单元，用于在第一节点的电平控制下将第三时
7、所述时钟控制防漏电单元，用于通过第二时钟信号和第四时钟信号的控制，交替向所述防漏电单元提供持续有效的高电平信号，从而控制所述第一节点的持续保持在高电平状态。
8、优选的，所述输入单元包括：
9、第一薄膜晶体管，其栅极连接所述第一时钟信号，第一薄膜晶体管的第一级连接输入端，第二级共同连接所述防漏电单元和所述时钟控制防漏电单元。
10、优选的，所述防漏电单元包括：
11、第十一薄膜晶体管，其栅极连接低电平控制信号，第一级连接所述第一薄膜晶体管的第二级，第二级连接第一节点。
12、优选的，所述时钟控制防漏电单元包括：
13、第二薄膜晶体管，其栅极连接第四时钟信号，第一级连接第二时钟信号，第二级连接所述第一薄膜晶体管的第二级；
14、第三薄膜晶体管，其栅极连接第二时钟信号，第一级连接第四时钟信号，第二级连接所述第五薄膜晶体管的第一级；
15、第四薄膜晶体管，其栅极连接第二节点，第一级连接所述第五薄膜晶体管的第二级，第二级与所述第二薄膜晶体管共同连接所述第一薄膜晶体管的第二级；
16、第五薄膜晶体管，其栅极连接第二节点，第一级连接所述第三薄膜晶体管的第二级，第二级连接所述第四薄膜晶体管的第一级；
17、第六薄膜晶体管，其栅极连接第一节点，第一级连接所述低电平控制信号，第二级连接在所述第四薄膜晶体管的第一级和第五薄膜晶体管的第二级之间。
18、优选的，所述输出单元包括：
19、第十二薄膜晶体管，其栅极连接第一节点，第一级连接第三时钟信号，第二级连接输出端；
20、第十三薄膜晶体管，其栅极连接第二节点，第一级连接高电平控制信号，第二级连接输出端。
21、优选的，所述第一节点和所述第十二薄膜晶体管的第二级之间连接第一电容。
22、优选的，所述反相单元包括：
23、第七薄膜晶体管，其栅极连接第四时钟信号，第一级连接低电平控制信号，第二级连接第八薄膜晶体管的栅极；
24、所述第八薄膜晶体管，其栅极连接第七薄膜晶体管的第二级，第一级连接所述低电平控制信号，第二级连接第二节点；
25、第九薄膜晶体管，其栅极连接所述输入端，第一级连接在所述第一薄膜晶体管的第二级和所述第八薄膜晶体管的栅极之间，第二级连接第十三薄膜晶体管的第一极；
26、所述第十薄膜晶体管，其栅极连接所述输入端，第一级连接在第八薄膜晶体管的第二级和第二节点之间，第二级连接第十三薄膜晶体管的第一级。
27、优选的，所述反相单元还包括：
28、第二电容，其一端连接在所述第七薄膜晶体管的第二级和所述第九薄膜晶体管的第一级之间，其另一端连接在所述第八薄膜晶体管的第二级和所述第十薄膜晶体管的第一级之间。
29、本专利技术的第二方面，公开了一种基于耗尽型器件的栅极驱动电路，包括：多个级联的移位寄存器，所述移位寄存器为前述任一技术方案所述的基于耗尽型器件的移位寄存器。
30、本专利技术的第三方面，公开了一种移位寄存器的防漏电控制方法，基于前述任一技术方案所述的基于耗尽型器件的移位寄存器，所述方法包括：
31、受控于第二时钟信号和第四时钟信号的控制，所述时钟控制防漏电单元交替向所述防漏电单元提供持续有效的高电平信号，从而控制所述第一节点的持续保持在高电平状态。
32、通过本专利技术的一个或者多个技术方案，本专利技术具有以下有益效果或者优点：
33、在本专利技术中，公开了一种基于耗尽型器件的移位寄存器及栅极驱动电路。其中，移位寄存器包括输入单元、防漏电单元、时钟控制防漏电单元、反向单元、输出单元；其中，所述输入单元，根据第一时钟信号和输入端的控制，向所述防漏电单元传输输入信号；所述防漏电单元，响应于所述输入信号或所述时钟控制防漏电单元的控制，对第一节点的电平进行控制；所述反向单元，用于根据输入端控制端的控制，向第二节点传输输入信号；以及根据第四时钟信号的控制使第二节点的电平相反；所述输出单元，用于在第一节点的电平控制下将第三时钟信号输送至输出端，以及在第二节点的电平控制下将高电平输送至输出端；所述时钟控制防漏电单元，通过第二时钟信号和第四时钟信号的控制，交替向所述防漏电单元提供持续有效的高电平信号，从而控制所述第一节点的持续保持在高电平状态从而有效防止第一节点产生的漏电问题。
34、在本专利技术的移位寄存器中，通过时钟控制防漏电单元交替向防漏电单元提供持续有效的高电平信号，除了可以提高电路对耗尽型器件阈值电压的忍耐度，还能使时钟控制防漏电单元中的耗尽型器件一半时间处于nbs(negative bias stress，负偏应力)或者pbs(positive bias stress，正偏应力)的情况，有助于对时钟控制防漏电单元中的耗尽型器件阈值电压往0v的回拉。
35、在本专利技术的移位寄存器中，由于薄膜晶体管在关闭时栅源电压能够保持在高于0的状态，因此能够解决漏电缺陷对电路性能的影响。可以极大地提升tft电路对tft阈值电压的冗余度，提高电路的稳定性。
36、在本专利技术的移位寄存器中，仅需要一组高低电平信号，因此在使液晶显示屏满足高分辨率要求的同时可以大大减小信号增加带来的功耗，并且本实施例的信号波形简单，易于实现窄边框，易本文档来自技高网...
【技术保护点】
1.一种基于耗尽型器件的移位寄存器，其特征在于，包括：输入单元、防漏电单元、时钟控制防漏电单元、反向单元、输出单元；其中，
2.如权利要求1所述的移位寄存器，其特征在于，所述输入单元包括：
3.如权利要求2所述的移位寄存器，其特征在于，所述防漏电单元包括：
4.如权利要求2所述的移位寄存器，其特征在于，所述时钟控制防漏电单元包括：
5.如权利要求1所述的移位寄存器，其特征在于，所述输出单元包括：
6.如权利要求5所述的移位寄存器，其特征在于，所述第一节点和所述第十二薄膜晶体管的第二级之间连接第一电容。
7.如权利要求5所述的栅极驱动电路，其特征在于，所述反相单元包括：
8.如权利要求5所述的移位寄存器，其特征在于，所述反相单元还包括：
9.一种基于耗尽型器件的栅极驱动电路，其特征在于，包括：多个级联的移位寄存器，所述移位寄存器为权利要求1-8中任一权项所述的基于耗尽型器件的移位寄存器。
10.一种移位寄存器的防漏电控制方法，其特征在于，基于权利要求1-8中任一权项所述的基于
...【技术特征摘要】
1.一种基于耗尽型器件的移位寄存器，其特征在于，包括：输入单元、防漏电单元、时钟控制防漏电单元、反向单元、输出单元；其中，
2.如权利要求1所述的移位寄存器，其特征在于，所述输入单元包括：
3.如权利要求2所述的移位寄存器，其特征在于，所述防漏电单元包括：
4.如权利要求2所述的移位寄存器，其特征在于，所述时钟控制防漏电单元包括：
5.如权利要求1所述的移位寄存器，其特征在于，所述输出单元包括：
6.如权利要求5所述的移位寄存器，其特征在于，所述第一节...
【专利技术属性】
技术研发人员：耿玓，季寒赛，李泠，卢年端，刘明，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。