System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体激光器的外延结构及半导体激光器的制备方法技术_技高网

半导体激光器的外延结构及半导体激光器的制备方法技术

技术编号:40383996 阅读:9 留言:0更新日期:2024-02-20 22:19
本发明专利技术提供了一种半导体激光器的外延结构,包括外延衬底及其上的异质结缓冲层、第一接触层、激光器功能叠层及第二接触层;异质结缓冲层至少包括第一刻蚀阻挡层及辅助缓冲层,第一刻蚀阻挡层位于辅助缓冲层上并与辅助缓冲层构成异质结。第一刻蚀阻挡层与辅助缓冲层构成的异质结可以有效抑制外延衬底带来的生长缺陷,减少直接进行异质外延引起的缺陷和位错,提高后续膜层的晶体质量,提高后续膜层的晶体质量,进而提高半导体激光器的性能和稳定性,同时,第一刻蚀阻挡层还可以在去除外延衬底和辅助缓冲层时阻挡刻蚀进行,保护第一接触层及激光器功能叠层不被刻蚀损伤,提高了良率。相应的,本发明专利技术还提供了一种半导体激光器的制备方法。

【技术实现步骤摘要】

本专利技术涉及半导体,尤其涉及一种半导体激光器的外延结构及半导体激光器的制备方法


技术介绍

1、基于soi(silicon on insulator,绝缘体上硅)的硅光子芯片由于与cmos工艺兼容,且材料种类单一,是高密度光子集成芯片制备的潜在解决方案之一。硅光子芯片能够应用在调制器、探测器以及其他诸多无源光功能器件中,但由于硅材料自身非直接带隙半导体,在半导体激光器上的应用还是需要结合iii-v族半导体材料来实现。

2、传统的半导体激光器的外延结构为p下n上(p型外延膜层在下方,n型外延膜层在上方)的iii-v族外延结构,利用iii-v族半导体材料与soi混合集成方案可以较为方便的制备出p上n下(p型外延膜层在上方,n型外延膜层在下方)的外延结构,即先在外延衬底上生长p下n上的iii-v族外延膜层,再键合至soi衬底上并去除外延衬底及其上的缓冲层,使得p型外延膜层和n型外延膜层调换方向。这种方案在键合后通常会采用湿法刻蚀工艺去除外延衬底和缓冲层,而湿法刻蚀工艺刻蚀速率较快,难以控制,容易损伤外延衬底上的膜层,从而导致产品的不良率上升。


技术实现思路

1、本专利技术的目的在于提供一种半导体激光器的外延结构及半导体激光器的制备方法,以解决采用湿法刻蚀工艺去除外延衬底和缓冲层时容易损伤外延衬底上的膜层的问题。

2、为了达到上述目的,本专利技术提供了一种半导体激光器的外延结构,包括外延衬底及由下至上依次设置于所述外延衬底上的异质结缓冲层、第一接触层、激光器功能叠层及第二接触层;

3、其中,所述异质结缓冲层至少包括第一刻蚀阻挡层及辅助缓冲层,所述第一刻蚀阻挡层位于所述辅助缓冲层上并与所述辅助缓冲层构成异质结。

4、可选的,所述第一接触层的材料为ingaas,所述第一刻蚀阻挡层的材料为inp,所述辅助缓冲层的材料为含as的非两元化合物。

5、可选的,所述外延衬底的导电类型为n型或p型;和/或,所述异质结缓冲层的导电类型为n型或p型。

6、可选的,所述外延结构还包括:

7、异质结盖层,位于所述第二接触层上,所述异质结盖层至少包括第二刻蚀阻挡层及牺牲层,所述牺牲层位于所述第二刻蚀阻挡层上并与所述第二刻蚀阻挡层构成异质结。

8、可选的,所述第二刻蚀阻挡层的材料为含as的非两元化合物。

9、可选的,所述第二接触层的材料为inp,所述第二刻蚀阻挡层的材料为含as的非两元化合物,所述牺牲层的材料为inp。

10、可选的,所述第一接触层的导电类型为p型,所述第二接触层的导电类型为n型。

11、可选的,所述激光器功能叠层包括由下至上依次设置于所述第一接触层上的能带渐变层、波导限制层、第一分别限制层、量子阱层及第二分别限制层,且所述能带渐变层的材料为al组分从下至上逐渐增大的(alxga1-x)yin1-yas。

12、本专利技术还提供了一种半导体激光器的制备方法,包括:

13、提供外延衬底;

14、在所述外延衬底上依次形成异质结缓冲层、第一接触层、激光器功能叠层及第二接触层,以形成外延结构;

15、其中,所述异质结缓冲层至少包括第一刻蚀阻挡层及辅助缓冲层,所述第一刻蚀阻挡层位于所述辅助缓冲层上并与所述辅助缓冲层构成异质结。

16、可选的,形成所述第二接触层之后,所述制备方法还包括:

17、将所述第二接触层与一soi衬底的表面贴合,并将所述外延结构键合至所述soi衬底上;

18、采用第一湿法刻蚀工艺去除所述外延衬底及所述辅助缓冲层;

19、采用第二湿法刻蚀工艺去除所述第一刻蚀阻挡层;以及,

20、在所述第一接触层上形成第一电极。

21、可选的,形成所述第二接触层之后,所述制备方法还包括:

22、在所述第二接触层上形成异质结盖层,所述异质结盖层至少包括第二刻蚀阻挡层及牺牲层,所述牺牲层位于所述第二刻蚀阻挡层上并与所述第二刻蚀阻挡层构成异质结;

23、将所述外延结构键合至所述soi衬底上之前,采用第三湿法刻蚀工艺去除所述牺牲层;以及,

24、采用第四湿法刻蚀工艺去除所述第二刻蚀阻挡层。

25、可选的,去除所述第一刻蚀阻挡层之后,所述制备方法还包括:

26、刻蚀所述第一接触层及所述激光器功能叠层,形成露出所述第二接触层的台阶;以及,

27、在所述第一接触层上形成所述第一电极时,还同步在所述台阶的下台阶面上形成第二电极。

28、本专利技术提供了一种半导体激光器的外延结构,包括外延衬底及由下至上依次设置于所述外延衬底上的异质结缓冲层、第一接触层、激光器功能叠层及第二接触层;其中,所述异质结缓冲层至少包括第一刻蚀阻挡层及辅助缓冲层,所述第一刻蚀阻挡层位于所述辅助缓冲层上并与所述辅助缓冲层构成异质结。所述第一刻蚀阻挡层与所述辅助缓冲层构成的异质结可以有效抑制所述外延衬底带来的生长缺陷,减少直接进行异质外延引起的缺陷和位错,提高后续膜层的晶体质量,提高后续膜层的晶体质量,进而提高半导体激光器的性能和稳定性,同时,所述第一刻蚀阻挡层还可以在去除所述外延衬底和所述辅助缓冲层时阻挡刻蚀进行,保护所述第一接触层及所述激光器功能叠层不被刻蚀损伤,提高了产品良率。相应的,本专利技术还提供了一种半导体激光器的制备方法。

本文档来自技高网...

【技术保护点】

1.一种半导体激光器的外延结构,其特征在于,包括外延衬底及由下至上依次设置于所述外延衬底上的异质结缓冲层、第一接触层、激光器功能叠层及第二接触层;

2.如权利要求1所述的半导体激光器的外延结构,其特征在于,所述第一接触层的材料为InGaAs,所述第一刻蚀阻挡层的材料为InP,所述辅助缓冲层的材料为含As的非两元化合物。

3.如权利要求1所述的半导体激光器的外延结构,其特征在于,所述外延结构还包括:

4.如权利要求3所述的半导体激光器的外延结构,其特征在于,所述第二接触层的材料为InP,所述第二刻蚀阻挡层的材料为含As的非两元化合物,所述牺牲层的材料为InP。

5.如权利要求1所述的半导体激光器的外延结构,其特征在于,所述第一接触层的导电类型为P型,所述第二接触层的导电类型为N型。

6.如权利要求1~5中任一项所述的半导体激光器的外延结构,其特征在于,所述激光器功能叠层包括由下至上依次设置于所述第一接触层上的能带渐变层、波导限制层、第一分别限制层、量子阱层及第二分别限制层,且所述能带渐变层的材料为Al组分从下至上逐渐增大的(AlxGa1-x)yIn1-yAs。

7.一种半导体激光器的制备方法,其特征在于,包括:

8.如权利要求7所述的半导体激光器的制备方法,其特征在于,形成所述第二接触层之后,所述制备方法还包括:

9.如权利要求8所述的半导体激光器的制备方法,其特征在于,形成所述第二接触层之后,所述制备方法还包括:

10.如权利要求8或9所述的半导体激光器的制备方法,其特征在于,去除所述第一刻蚀阻挡层之后,所述制备方法还包括:

...

【技术特征摘要】

1.一种半导体激光器的外延结构,其特征在于,包括外延衬底及由下至上依次设置于所述外延衬底上的异质结缓冲层、第一接触层、激光器功能叠层及第二接触层;

2.如权利要求1所述的半导体激光器的外延结构,其特征在于,所述第一接触层的材料为ingaas,所述第一刻蚀阻挡层的材料为inp,所述辅助缓冲层的材料为含as的非两元化合物。

3.如权利要求1所述的半导体激光器的外延结构,其特征在于,所述外延结构还包括:

4.如权利要求3所述的半导体激光器的外延结构,其特征在于,所述第二接触层的材料为inp,所述第二刻蚀阻挡层的材料为含as的非两元化合物,所述牺牲层的材料为inp。

5.如权利要求1所述的半导体激光器的外延结构,其特征在于,所述第一接触层的导电类型为p型,所述第二接触层的导电类型...

【专利技术属性】
技术研发人员:陈熙许东夏宇张名龙
申请(专利权)人:上海新微半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1