【技术实现步骤摘要】
本技术涉及直流电流检测，特别涉及一种降低电流取样电路压降的控制电路。
技术介绍
1、在电器和工业控制领域，经常需要对负载电流进行检测，以判断负载是否正常工作。
2、如图1所示为传统的直流电流检测电路示意图；其原理为：被测电流io小于二极管导通电压vd时，由取样电阻rs2起作用，us2＝ioxrs2。当被测电流大于二极管导通电压vd时，由取样电阻rs1起作用，此时取样电阻rs2上的电压降us2被二极管d1的导通电压限制住，保证整体取样电路上的压降和消耗功率限制在一定范围内。由图2为取样电阻压降us2和被测电流io的关系曲线可知，随着流过二极管d1的电流增大，二极管d1压降也会增大。对于某些低压电路来说，大电流状态，us2仍相对太大，对被测电路的影响不容忽视，易导致被测电流精度过低。
技术实现思路
1、针对现有技术存在以上缺陷，本技术提供一种降低电流取样电路压降的控制电路如下：
2、本技术的技术方案是这样实现的：
3、一种降低电流取样电路压降的控制电路，包括串联在取样电路上的第一取样电阻rs1与第二取样电阻rs2,所述第二取样电阻rs2的阻值远大于第一取样电阻rs1阻值，所述第二取样电阻rs2并联有一n-mos管q1，所述取样电阻rs1用于被测电路io输入的一端连接n-mos管q1的d极，取样电阻rs1的另一端与n-mos管q1的s极连接，所述取样电路还包括运算放大器a1、运算放大器a2、比较器a3、模数转化器adc1、模数转化器adc2以及中央处理
4、优选地，所述第二取样电阻rs2与一二极管d1并联。
5、本技术还提供了另外一种降低电流取样电路压降的控制电路，包括串联在取样电路上的第一取样电阻rs1与第二取样电阻rs2,所述第二取样电阻rs2的阻值远大于第一取样电阻rs1阻值，所述第二取样电阻rs2并联有一p-mos管q2，所述取样电阻rs1用于被测电路io输入的一端连接p-mos管q1的s极，取样电阻rs1的另一端与p-mos管q1的s极的d极连接，所述取样电路还包括运算放大器a1、运算放大器a2、比较器a3、模数转化器adc1、模数转化器adc2以及中央处理器mcu，所述p-mos管q1的s极连接运算放大器a2的同相输入端，所述p-mos管q1的d极连接运算放大器a2的反相输入端，所述p-mos管q1的g极连接比较器a3的输出端，所述运算放大器a2的输出端连接模数转化器adc2的输入端，所述比较器a3的同相输入端连接设定电压vs，所述运算放大器a1的同相输入端以及反相输入端分别连接在第一取样电阻rs1的两端，且运算放大器a1的反相输入端接地，所述运算放大器a1的输出端分别连接比较器a3的反相输入端以及模数转化器adc1的输入端，所述模数转化器adc1、模数转化器adc2的输出端分别连接中央处理器mcu。所述第二取样电阻rs2与一二极管d1并联。
6、与现有技术相比，本技术有以下有益效果：
7、本技术的一种降低电流取样电路压降的控制电路，通过该控制电路，保证了在被测电流处于小电流情况时，原有的电流采样电路的工作过程和性能完全不变，不受任何影响；同时在被测电流处于大电流情况时，在保证大电流取样状态和精度完全不变的同时，还降低了的原电流取样电路整体的压降和功耗，大大减少了取样电路对被取样电路的影响，特别对低压大电流工作状态的电路，效果尤其必要和明显。
本文档来自技高网...【技术保护点】
1.一种降低电流取样电路压降的控制电路，其特征在于，包括串联在取样电路上的第一取样电阻Rs1与第二取样电阻Rs2,所述第二取样电阻Rs2的阻值远大于第一取样电阻Rs1阻值，所述第二取样电阻Rs2并联有一N-MOS管Q1，所述取样电阻Rs1用于被测电路Io输入的一端连接N-MOS管Q1的D极，取样电阻Rs1的另一端与N-MOS管Q1的S极连接，所述取样电路还包括运算放大器A1、运算放大器A2、比较器A3、模数转化器ADC1、模数转化器ADC2以及中央处理器MCU，所述N-MOS管Q1的D极连接运算放大器A2的同相输入端，所述N-MOS管Q1的S极连接运算放大器A2的反相输入端，所述N-MOS管Q1的G极连接比较器A3的输出端，所述运算放大器A2的输出端连接模数转化器ADC2的输入端，所述比较器A3的反相输入端连接设定电压Vs，所述运算放大器A1的同相输入端以及反相输入端分别连接在第一取样电阻Rs1的两端，且运算放大器A1的反相输入端接地，所述运算放大器A1的输出端分别连接比较器A3的同相输入端以及模数转化器ADC1的输入端，所述模数转化器ADC1、模数转化器ADC2的输出端分别连接
2.如权利要求1所述的降低电流取样电路压降的控制电路，其特征在于，所述第二取样电阻Rs2与一二极管D1并联。
3.一种降低电流取样电路压降的控制电路，其特征在于，包括串联在取样电路上的第一取样电阻Rs1与第二取样电阻Rs2,所述第二取样电阻Rs2的阻值远大于第一取样电阻Rs1阻值，所述第二取样电阻Rs2并联有一P-MOS管Q2，所述取样电阻Rs1用于被测电路Io输入的一端连接P-MOS管Q1的S极，取样电阻Rs1的另一端与P-MOS管Q1的S极的D极连接，所述取样电路还包括运算放大器A1、运算放大器A2、比较器A3、模数转化器ADC1、模数转化器ADC2以及中央处理器MCU，所述P-MOS管Q1的S极连接运算放大器A2的同相输入端，所述P-MOS管Q1的D极连接运算放大器A2的反相输入端，所述P-MOS管Q1的G极连接比较器A3的输出端，所述运算放大器A2的输出端连接模数转化器ADC2的输入端，所述比较器A3的同相输入端连接设定电压Vs，所述运算放大器A1的同相输入端以及反相输入端分别连接在第一取样电阻Rs1的两端，且运算放大器A1的反相输入端接地，所述运算放大器A1的输出端分别连接比较器A3的反相输入端以及模数转化器ADC1的输入端，所述模数转化器ADC1、模数转化器ADC2的输出端分别连接中央处理器MCU。
4.如权利要求3所述的降低电流取样电路压降的控制电路，其特征在于，所述第二取样电阻Rs2与一二极管D1并联。
...【技术特征摘要】
1.一种降低电流取样电路压降的控制电路，其特征在于，包括串联在取样电路上的第一取样电阻rs1与第二取样电阻rs2,所述第二取样电阻rs2的阻值远大于第一取样电阻rs1阻值，所述第二取样电阻rs2并联有一n-mos管q1，所述取样电阻rs1用于被测电路io输入的一端连接n-mos管q1的d极，取样电阻rs1的另一端与n-mos管q1的s极连接，所述取样电路还包括运算放大器a1、运算放大器a2、比较器a3、模数转化器adc1、模数转化器adc2以及中央处理器mcu，所述n-mos管q1的d极连接运算放大器a2的同相输入端，所述n-mos管q1的s极连接运算放大器a2的反相输入端，所述n-mos管q1的g极连接比较器a3的输出端，所述运算放大器a2的输出端连接模数转化器adc2的输入端，所述比较器a3的反相输入端连接设定电压vs，所述运算放大器a1的同相输入端以及反相输入端分别连接在第一取样电阻rs1的两端，且运算放大器a1的反相输入端接地，所述运算放大器a1的输出端分别连接比较器a3的同相输入端以及模数转化器adc1的输入端，所述模数转化器adc1、模数转化器adc2的输出端分别连接中央处理器mcu。
2.如权利要求1所述的降低电流取样电路压降的控制电路，其特征在于，所述第二取样电阻rs2与一二极管d1并联。
<...【专利技术属性】
技术研发人员：王永强，杨志亮，
申请(专利权)人：杭州导纳电子有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。