System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 时钟管理芯片、芯片管理系统和电子设备技术方案_技高网

时钟管理芯片、芯片管理系统和电子设备技术方案

技术编号:40360383 阅读:13 留言:0更新日期:2024-02-09 14:47
本发明专利技术提出一种时钟管理芯片、芯片管理系统和电子设备,芯片包括:天线信号处理模块;协议处理模块,与天线信号处理模块连接,用于接收以太网同步源时钟信号、PTP时钟信号、1PPS时钟信号及外部时钟源信号,根据以太网同步源时钟信号、PTP时钟信号、1PPS时钟信号及外部时钟源信号输出过渡时钟信号;时钟生成模块,与PTP协议处理模块连接,用于对时钟信号进行处理,对应输出目标时钟信号。本发明专利技术采用相同的芯片及架构对以太网同步源时钟信号及外部时钟源信号进行选通处理,避免在不同的芯片中对不同的时钟源信号处理导致的信号传输存在较大延时的问题,从而减少信号传输出现错误概率,提高信号传输的准确性。

【技术实现步骤摘要】

本专利技术涉及移动通信,尤其是涉及一种时钟管理芯片、芯片管理系统和电子设备


技术介绍

1、第五代移动通信技术,即5g为具有高速率、低时延和大连接特点的新一代宽带移动通信技术,可以实现人机物互联的网络基础设施。但由于5g所使用频段大多数为mmw频段,其波长较短,因此信号覆盖范围小,5g网络仅依靠宏基站实现覆盖,其适应性不高,5gsmall cell(5g低功率的无线接入节点)凭借相对优势,可以实现5g信号的连续广覆盖。

2、然而,小基站组成模块中的时钟模块多由分立器件组成,过多的分立器件和分立信号在进行通信时,会极大的降低整个基站通信的稳定性,例如在进行同步源时钟信号传输和处理时,不同的同步源时钟信号需要采用不同的芯片及架构处理,使得信号在传输过程中存在一定的延时,从而增加信号传输出现错误的概率。


技术实现思路

1、本专利技术旨在至少解决现有技术中存在的技术问题之一。

2、为此,本专利技术的第一个目的在于提出一种时钟管理芯片,该芯片通过将天线信号处理模块和协议处理模块设置在时钟管理芯片中,使得时钟管理芯片能够对以太网同步源时钟信号及外部时钟源信号进行选通处理,即,采用相同的芯片及架构对以太网同步源时钟信号及外部时钟源信号进行选通处理,避免在不同的芯片中对不同的时钟源信号处理导致的信号传输存在较大延时的问题,从而减少信号传输出现错误概率,提高信号传输的准确性。

3、为此,本专利技术的第二个目的在于提出一种芯片管理系统。

4、为此,本专利技术的第三个目的在于提出一种电子设备。

5、为了达到上述目的,本专利技术的第一方面的实施例提出了一种时钟管理芯片,该时钟管理芯片包括:天线信号处理模块,用于接收射频同步源时钟信号,并根据所述射频同步源时钟信号输出1pps时钟信号;协议处理模块,与所述天线信号处理模块连接,用于接收以太网同步源时钟信号、ptp时钟信号、所述1pps时钟信号及外部时钟源信号,根据所述以太网同步源时钟信号、所述ptp时钟信号、所述1pps时钟信号及所述外部时钟源信号输出过渡时钟信号;时钟生成模块,与所述协议处理模块连接,用于对所述时钟信号进行处理,对应输出目标时钟信号。

6、根据本专利技术实施例的时钟管理芯片,通过将天线信号处理模块和协议处理模块设置在时钟管理芯片中,使得时钟管理芯片能够对以太网同步源时钟信号及外部时钟源信号进行选通处理,即,采用相同的芯片及架构对以太网同步源时钟信号及外部时钟源信号进行选通处理,避免在不同的芯片中对不同的时钟源信号处理导致的信号传输存在较大延时的问题,从而减少信号传输出现错误概率,提高信号传输的准确性。

7、在一些实施例中,所述目标时钟信号包括目标调节时钟信号,所述时钟生成模块包括:多个时钟通道,其中一个所述时钟通道与时钟处理芯片连接,用于向所述时钟处理芯片发送所述目标调节时钟信号,以形成时钟同步闭环回路。

8、在一些实施例中,所述目标时钟信号还包括目标同步时钟信号,其余的所述时钟通道分别与所述时钟处理芯片及系统芯片连接,用于向所述时钟处理芯片及所述系统芯片同步发送所述目标同步时钟信号。

9、在一些实施例中,所述时钟信号包括同步时钟信号及调节时钟信号,所述协议处理模块包括:同步源信号接收单元,用于接收所述以太网同步源时钟信号及所述ptp时钟信号;选通处理单元,与所述同步源信号接收单元连接,用于对所述以太网同步源时钟信号及所述外部时钟源信号进行选通处理,输出所述同步时钟信号及所述调节时钟信号。

10、在一些实施例中,所述同步源信号接收单元包括:数控振荡器,用于接收所述以太网同步源时钟信号及所述ptp时钟信号,根据所述以太网同步源时钟信号及所述ptp时钟信号确定时延信号,并对所述时延信号进行优化处理,得到优化时延信号。

11、在一些实施例中,所述选通处理单元包括:时钟信号处理器,用于接收所述外部时钟源信号和所述1pps时钟信号,并根据所述外部时钟源信号及所述1pps时钟信号输出有效时钟源信号;数据选择器,分别与所述数控振荡器及所述时钟信号处理器连接,用于接收所述优化时延信号和/或所述有效时钟源信号,并对所述优化时延信号和/或所述有效时钟源信号选通,输出初始同步时钟信号及初始调节时钟信号;低功率滤波器,与所述数据选择器连接,用于对所述初始同步时钟信号及初始调节时钟信号滤波,输出所述同步时钟信号及所述调节时钟信号。

12、在一些实施例中,所述天线信号处理模块包括:模拟信号处理单元,用于接收所述射频同步源时钟信号,并输出数字信号;数字信号处理单元,与所述模拟信号处理单元连接,用于接收所述数字信号,并根据所述数字信号输出1pps时钟信号。

13、在一些实施例中,所述模拟信号处理单元包括:低噪声放大器,所述低噪声放大器用于接收所述射频同步源时钟信号,并对所述射频同步源时钟信号进行放大处理,输出初始射频同步源时钟放大信号;前端处理器,与所述低噪声放大器连接,用于对所述初始射频同步源时钟放大信号处理,输出数字信号。

14、在一些实施例中,所述数字信号处理单元包括:数字滤波器,与所述模拟信号处理单元连接,用于对所述数字信号进行处理,输出滤波后的数字信号;gnss处理器,与所述数字滤波器连接,用于根据滤波后的所述数字信号生成所述1pps时钟信号。

15、在一些实施例中,所述时钟信号包括同步时钟信号及调节时钟信号,所述时钟生成模块还包括:多个锁相环子单元,用于接收所述同步时钟信号及所述调节时钟信号,生成设定频率同步时钟信号及调节时钟信号;与多个所述锁相环子单元对应连接的差分子单元,用于接收所述设定频率同步时钟信号及所述调节时钟信号,并输出所述目标同步时钟信号及所述目标调节时钟信号。

16、在一些实施例中,所述协议处理模块和所述天线信号处理模块集成设置在所述时钟管理芯片中。

17、为了达到上述目的,本专利技术的第二方面的实施例提出了一种芯片管理系统,该芯片管理系统包括:以太网时钟同步发射源,用于发送以太网同步源时钟信号;天线时钟同步源发射源,用于发送射频同步源时钟信号;如上述实施例所述的时钟管理芯片,分别与所述以太网时钟同步源发射源及天线时钟同步源发射源连接,用于接收所述以太网同步源时钟信号及所述射频同步源时钟信号,并根据所述以太网同步源时钟信号及所述射频同步源时钟信号,对应输出1pps时钟信号及目标时钟信号;嵌入式神经网络处理芯片,分别与所述以太网时钟同步源发射源及所述时钟管理芯片连接,用于接收所述目标时钟信号及所述1pps时钟信号,并根据所述目标时钟信号调节所述嵌入式神经网络处理芯片的内部时钟信号,以形成时钟同步闭环回路;基带系统芯片,分别与所述嵌入式神经网络处理芯片及所述时钟管理芯片连接,用于接收所述目标时钟信号及所述嵌入式神经网络处理芯片发出的1pps时钟信号。

18、根据本专利技术实施例的芯片管理系统,通过将天线信号处理模块和协议处理模块设置在时钟管理芯片中,使得时钟管理芯片能够对以太网同步源时钟信号及外部时本文档来自技高网...

【技术保护点】

1.一种时钟管理芯片,其特征在于,包括:

2.根据权利要求1所述的时钟管理芯片,其特征在于,所述目标时钟信号包括目标调节时钟信号,所述时钟生成模块包括:多个时钟通道,其中一个所述时钟通道与时钟处理芯片连接,用于向所述时钟处理芯片发送所述目标调节时钟信号,以形成时钟同步闭环回路。

3.根据权利要求2所述的时钟管理芯片,其特征在于,所述目标时钟信号还包括目标同步时钟信号,其余的所述时钟通道分别与所述时钟处理芯片及系统芯片连接,用于向所述时钟处理芯片及所述系统芯片同步发送所述目标同步时钟信号。

4.根据权利要求1所述的时钟管理芯片,其特征在于,所述过渡时钟信号包括同步时钟信号及调节时钟信号,所述协议处理模块包括:

5.根据权利要求4所述的时钟管理芯片,其特征在于,所述同步源信号接收单元包括:

6.根据权利要求5所述的时钟管理芯片,其特征在于,所述选通处理单元包括:

7.根据权利要求1所述的时钟管理芯片,其特征在于,所述天线信号处理模块包括:

8.根据权利要求7所述的时钟管理芯片,其特征在于,所述模拟信号处理单元包括:

9.根据权利要求7所述的时钟管理芯片,其特征在于,所述数字信号处理单元包括:

10.根据权利要求3所述的时钟管理芯片,其特征在于,所述过渡时钟信号包括同步时钟信号及调节时钟信号,所述时钟生成模块还包括:

11.根据权利要求1所述的时钟管理芯片,其特征在于,所述协议处理模块和所述天线信号处理模块集成设置在所述时钟管理芯片中。

12.一种芯片管理系统,其特征在于,包括:

13.一种电子设备,其特征在于,包括:如权利要求12所述的芯片管理系统。

...

【技术特征摘要】

1.一种时钟管理芯片,其特征在于,包括:

2.根据权利要求1所述的时钟管理芯片,其特征在于,所述目标时钟信号包括目标调节时钟信号,所述时钟生成模块包括:多个时钟通道,其中一个所述时钟通道与时钟处理芯片连接,用于向所述时钟处理芯片发送所述目标调节时钟信号,以形成时钟同步闭环回路。

3.根据权利要求2所述的时钟管理芯片,其特征在于,所述目标时钟信号还包括目标同步时钟信号,其余的所述时钟通道分别与所述时钟处理芯片及系统芯片连接,用于向所述时钟处理芯片及所述系统芯片同步发送所述目标同步时钟信号。

4.根据权利要求1所述的时钟管理芯片,其特征在于,所述过渡时钟信号包括同步时钟信号及调节时钟信号,所述协议处理模块包括:

5.根据权利要求4所述的时钟管理芯片,其特征在于,所述同步源信号接收单元包括:

...

【专利技术属性】
技术研发人员:刘弘
申请(专利权)人:比亚迪股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1