【技术实现步骤摘要】
本专利技术涉及集成电路芯片测试，且更具体地涉及一种集成电路芯片功能测试系统及方法。
技术介绍
1、一种集成电路芯片功能测试系统及方法的作用是在生产过程中对集成电路芯片进行可靠性和功能的测试，以确保芯片质量符合规格要求。该系统由测试设备、控制器和计算机组成，通过对芯片进行各种信号输入输出的测试，检测其是否正常工作。该系统的原理是利用测试设备向待测芯片输入各种模拟或数字信号，并根据事先编写好的测试程序对输出结果进行分析和判断。在测试过程中，根据预先设定的参数和流程来自动化地完成测试操作，并将结果反馈给计算机进行记录和分析。通过这种方式可以高效地检测出芯片存在的问题，比如性能不佳、功耗偏高、稳定性差等问题，并及时采取相应措施予以解决。
2、现有技术中，集成电路芯片功能测试系统及方法存在很多弊端，一方面，集成电路芯片功能实际测试在进行一种功能测试后容易对后一种功能测试进行干扰，并且容易对实际集成电路芯片造成损害，不能模拟仿真集成电路芯片功能测试，另一方面，集成电路芯片功能测试测试后不能对测试数据进行智能分析，不能准确地测试分析出芯片的启动功能、复位功能、中断信号应答功能和电路稳定功能，因此，本专利技术提出一种集成电路芯片功能测试系统及方法，旨在提供一种能够实现模拟仿真集成电路芯片功能测试，实现芯片的启动功能、复位功能、中断信号应答功能和电路稳定功能的智能测试分析。
技术实现思路
1、针对上述技术的不足，本专利技术公开一种集成电路芯片功能测试系统及方法，芯片功能测试模块通过电路模
2、本专利技术采用以下技术方案：
3、一种集成电路芯片功能测试系统包含包含测试信号集成生成与传输模块、测试数据集中采集模块、芯片功能测试模块、芯片功能测试分析模块和储存与可视化显示模块；
4、所述测试信号集成生成与传输模块采用数字信号产生芯片和串口无线通信网络生成和传输测试信号，所述测试信号至少包括不同频率时钟信号、数据信号、系统复位信号和中断信号；
5、所述测试数据集中采集模块采用示波器、ad电流钳和频率测试仪器采集测试数据，所述测试数据至少包括电压、电流、输出时钟信号、反射信号和频率；
6、所述芯片功能测试模块用于仿真模拟芯片内部时序逻辑电路和芯片接收测试信号时的工作状态，实现芯片功能测试，所述芯片功能测试模块包括电路模型构建模块、芯片启动仿真测试模块、芯片复位仿真测试模块、芯片应答仿真测试模块和芯片电路稳定性仿真测试模块，所述电路模型构建模块的输出端分别与所述芯片启动仿真测试模块、芯片复位仿真测试模块、芯片应答仿真测试模块和芯片电路稳定性仿真测试模块的输入端连接，所述芯片启动仿真测试模块、芯片复位仿真测试模块、芯片应答仿真测试模块和芯片电路稳定性仿真测试模块并行连接；
7、所述芯片功能测试分析模块用于对测试数据进行分析，实现芯片功能测试分析，所述芯片功能测试分析模块包括时序状态机分析算法模型和波形频谱分析算法模型，所述时序状态机分析算法模型用于分析芯片的启动功能、复位功能和中断信号应答功能，所述波形频谱分析算法模型用于对测试数据进行波形和频谱分析后实现电路稳定功能测试分析；
8、所述储存与可视化显示模块采用云端储存服务器和可视化屏幕将测试数据和测试分析结果进行集中储存和展示；
9、所述测试信号集成生成与传输模块的输出端与所述芯片功能测试模块的输入端连接，所述芯片功能测试模块的输出端与所述测试数据集中采集模块的输入端连接，所述测试数据集中采集模块的输出端与所述芯片功能测试分析模块的输入端连接，所述芯片功能测试分析模块的输出端和测试数据集中采集模块的输出端与所述储存与可视化显示模块的输入端连接。
10、作为本专利技术进一步的技术方案，所述电路模型构建模块包括芯片建模单元、元器件库、电路拓扑结构生成单元、参数设置单元和仿真分析单元，所述芯片建模单元采用芯片电路仿真建模建立被测试芯片的集成电路模型，所述芯片电路仿真建模根据被测试芯片内部电路结构和逻辑单元之间的接口逻辑关系建立集成电路模型，所述元器件库至少包括电子元器件的电容、电感、电阻和晶体管，所述电路拓扑结构生成单元通过规则引擎自动生成集成电路模型的电路拓扑结构，所述规则引擎根据用户输入的电路图纸或设计要求自动生成电路拓扑结构中的元器件之间的连接关系和节点信息，所述参数设置单元通过端口属性协议初始化定义集成电路模型输入引脚的逻辑电平、输入时钟频率、输入数据的起始和结束序列，所述仿真分析单元根据待测试芯片样品确定被测试芯片内部电路结构和逻辑单元之间的接口逻辑关系，将集成电路模型划分为子系统，所述仿真分析单元采用单元测试和集成测试将子系统和芯片模型与实际应用场景相结合进行芯片性能验证，得到具有与待测芯片相同性能的集成电路模型。
11、作为本专利技术进一步的技术方案，所述芯片启动仿真测试模块通过时钟源和门电路仿真模拟将数据信号作用于被测试芯片的集成电路模型，实现触发集成电路模型启动和完成芯片启动测试，所述芯片复位仿真测试模块通过芯片引脚复位控制对系统复位信号的持续时间和复位方式进行控制，触发集成电路模型复位测试，所述芯片引脚复位控制通过复位控制程序在芯片内部实现逻辑复位控制，所述复位控制程序根据芯片的测试需求控制复位信号的持续时间和复位方式，所述复位方式包括单次复位和连续复位。
12、作为本专利技术进一步的实施例，所述芯片应答仿真测试模块采用串行通信协议将中断信号作用于集成电路模型，实现被测试芯片在中断信号作用下的响应测试，所述芯片电路稳定性仿真测试模块采用时序仿真约束控制方法将不同频率时钟信号作用于集成电路模型内部各个时序子电路进行仿真测试，所述时序仿真约束控制方法通过嵌入式时序约束协议设置时钟、输入延迟、输出延迟和最小脉宽对不同的时序子电路应用不同的限制条件，模拟复杂的芯片电路稳定性测试，实现更加全面和准确地评估芯片的稳定性能。
13、作为本专利技术进一步的实施例，所述时序状态机分析算法模型包括启动信号分析模块、复位信号分析模块和中断信号应答分析模块，所述启动信号分析模块、复位信号分析模块和中断信号应答分析模块并行连接，所述启动信号分析模块采用信号特性分析和时序延迟预测函数分析反射信号的频率、上升时间、下降时间和占空比，预测芯片启动状态的成功率，实现芯片启动能力测试分析，所述芯片启动状态的成功率计算公式为：
14、本文档来自技高网...
【技术保护点】
1.一种集成电路芯片功能测试系统，其特征在于：所述系统包含测试信号集成生成与传输模块、测试数据集中采集模块、芯片功能测试模块、芯片功能测试分析模块和储存与可视化显示模块；
2.根据权利要求1所述的一种集成电路芯片功能测试系统，其特征在于：所述电路模型构建模块包括芯片建模单元、元器件库、电路拓扑结构生成单元、参数设置单元和仿真分析单元，所述芯片建模单元采用芯片电路仿真建模建立被测试芯片的集成电路模型，所述芯片电路仿真建模根据被测试芯片内部电路结构和逻辑单元之间的接口逻辑关系建立集成电路模型，所述元器件库至少包括电子元器件的电容、电感、电阻和晶体管，所述电路拓扑结构生成单元通过规则引擎自动生成集成电路模型的电路拓扑结构，所述规则引擎根据用户输入的电路图纸或设计要求自动生成电路拓扑结构中的元器件之间的连接关系和节点信息，所述参数设置单元通过端口属性协议初始化定义集成电路模型输入引脚的逻辑电平、输入时钟频率、输入数据的起始和结束序列，所述仿真分析单元根据待测试芯片样品确定被测试芯片内部电路结构和逻辑单元之间的接口逻辑关系，将集成电路模型划分为子系统，所述仿真分析单元采用单元测
3.根据权利要求1所述的一种集成电路芯片功能测试系统，其特征在于：所述芯片启动仿真测试模块通过时钟源和门电路仿真模拟将数据信号作用于被测试芯片的集成电路模型，实现触发集成电路模型启动和完成芯片启动测试，所述芯片复位仿真测试模块通过芯片引脚复位控制对系统复位信号的持续时间和复位方式进行控制，触发集成电路模型复位测试，所述芯片引脚复位控制通过复位控制程序在芯片内部实现逻辑复位控制，所述复位控制程序根据芯片的测试需求控制复位信号的持续时间和复位方式，所述复位方式包括单次复位和连续复位。
4.根据权利要求1所述的一种集成电路芯片功能测试系统，其特征在于：所述芯片应答仿真测试模块采用串行通信协议将中断信号作用于集成电路模型，实现被测试芯片在中断信号作用下的响应测试，所述芯片电路稳定性仿真测试模块采用时序仿真约束控制方法将不同频率时钟信号作用于集成电路模型内部各个时序子电路进行仿真测试，所述时序仿真约束控制方法通过嵌入式时序约束协议设置时钟、输入延迟、输出延迟和最小脉宽对不同的时序子电路应用不同的限制条件，模拟复杂的芯片电路稳定性测试，实现更加全面和准确地评估芯片的稳定性能。
5.根据权利要求1所述的一种集成电路芯片功能测试系统，其特征在于：所述时序状态机分析算法模型包括启动信号分析模块、复位信号分析模块和中断信号应答分析模块，所述启动信号分析模块、复位信号分析模块和中断信号应答分析模块并行连接，所述启动信号分析模块采用信号特性分析和时序延迟预测函数分析反射信号的频率、上升时间、下降时间和占空比，预测芯片启动状态的成功率，实现芯片启动能力测试分析，所述芯片启动状态的成功率计算公式为：
6.根据权利要求1所述的一种集成电路芯片功能测试系统，其特征在于：所述波形频谱分析算法模型包括波形失真分析模块、频谱干扰分析模块和稳定性综合判断模块，所述波形失真分析模块的输出端与所述频谱干扰分析模块的输入端连接，所述频谱干扰分析模块的输出端与所述稳定性综合判断模块的输入端连接，所述波形失真分析模块采用波形峰值偏差分析输出时钟信号实际峰值与理论峰值之间的偏差，判断输出时钟信号存在失真问题，所述波形峰值偏差分析通过二次插值函数对输出时钟信号上升沿和下降沿进行二次插值，得到更精确的实际峰值，所述实际峰值与理论峰值比较，实现分析输出时钟信号的失真问题。
7.根据权利要求6所述的一种集成电路芯片功能测试系统，其特征在于：所述频谱干扰分析模块采用傅里叶变换将输出时钟信号转换为频率域信号，所述频谱干扰分析模块采用频率偏移分析提取频率域信号的频谱特征，判断芯片输出时钟信号存在干扰和谐波频率问题，所述频率偏移分析通过时钟抖动判断对测试信号集成生成模块的不同频率时钟信号与芯片输出时钟信号进行比较，得到不同频率时钟信号与芯片输出时钟信号之间的相对偏移量，进一步计算出实际输出时钟信号的基准频率与预期基准频率之间的偏差因数，所述频率偏移分析根据实际输出时钟信号的基准频率与预期基准频率之间的偏差因数判断芯片输出时钟信号存在干扰和谐波频率，所述不同频率时钟信号与芯片输出时钟信号之间的相对偏移量计算公式为：
8.根据权利要求6所述的一种集成电路芯片功能测试系统，其特征在于：所述稳定性综合判断模块采用数学模型判断分析根据输出时钟信号的失真情况与输出时钟信号存在干扰和谐波频率情况进行综合分析和判断，实现芯片电路稳定功能分析，所述数...
【技术特征摘要】
1.一种集成电路芯片功能测试系统，其特征在于：所述系统包含测试信号集成生成与传输模块、测试数据集中采集模块、芯片功能测试模块、芯片功能测试分析模块和储存与可视化显示模块；
2.根据权利要求1所述的一种集成电路芯片功能测试系统，其特征在于：所述电路模型构建模块包括芯片建模单元、元器件库、电路拓扑结构生成单元、参数设置单元和仿真分析单元，所述芯片建模单元采用芯片电路仿真建模建立被测试芯片的集成电路模型，所述芯片电路仿真建模根据被测试芯片内部电路结构和逻辑单元之间的接口逻辑关系建立集成电路模型，所述元器件库至少包括电子元器件的电容、电感、电阻和晶体管，所述电路拓扑结构生成单元通过规则引擎自动生成集成电路模型的电路拓扑结构，所述规则引擎根据用户输入的电路图纸或设计要求自动生成电路拓扑结构中的元器件之间的连接关系和节点信息，所述参数设置单元通过端口属性协议初始化定义集成电路模型输入引脚的逻辑电平、输入时钟频率、输入数据的起始和结束序列，所述仿真分析单元根据待测试芯片样品确定被测试芯片内部电路结构和逻辑单元之间的接口逻辑关系，将集成电路模型划分为子系统，所述仿真分析单元采用单元测试和集成测试将子系统和芯片模型与实际应用场景相结合进行芯片性能验证，得到具有与待测芯片相同性能的集成电路模型。
3.根据权利要求1所述的一种集成电路芯片功能测试系统，其特征在于：所述芯片启动仿真测试模块通过时钟源和门电路仿真模拟将数据信号作用于被测试芯片的集成电路模型，实现触发集成电路模型启动和完成芯片启动测试，所述芯片复位仿真测试模块通过芯片引脚复位控制对系统复位信号的持续时间和复位方式进行控制，触发集成电路模型复位测试，所述芯片引脚复位控制通过复位控制程序在芯片内部实现逻辑复位控制，所述复位控制程序根据芯片的测试需求控制复位信号的持续时间和复位方式，所述复位方式包括单次复位和连续复位。
4.根据权利要求1所述的一种集成电路芯片功能测试系统，其特征在于：所述芯片应答仿真测试模块采用串行通信协议将中断信号作用于集成电路模型，实现被测试芯片在中断信号作用下的响应测试，所述芯片电路稳定性仿真测试模块采用时序仿真约束控制方法将不同频率时钟信号作用于集成电路模型内部各个时序子电路进行仿真测试，所述时序仿真约束控制方法通过嵌入式时序约束协议设置时钟、输入延迟、输出延迟和最小脉宽对不同的时序子电路应用不同的限制条件，模拟复杂的芯片电路稳定性测试，实现更加全面和准确地评估芯片的稳定性能。
5.根据权利要求1所述的一种集成电路芯片功能测...
【专利技术属性】
技术研发人员：于满余，
申请(专利权)人：河南博兆电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。