【技术实现步骤摘要】
本专利技术涉及流水线模数转换器，特别涉及一种流水线模数转换器及其mdac电路。
技术介绍
1、近年来，伴随着无线通信技术的快速发展，对模数转换器(analog to digitalconverter，简称adc)的设计要求越来越高，adc有了更高精度更高速度的要求。流水线adc是实现高速高精度adc的一种常用结构，而mdac电路(multiplying digital to analogconverter，乘法数模转换器)是决定流水线adc性能的关键模块。
2、图1示出了根据现有技术的一种mdac电路的结构示意图；图2示出了根据现有技术的mdac电路的工作时序示意图。参见图1，mdac电路包括采样电容csp和csn、反馈电容cf1和cf2以及余量放大器amp。采样电容csp的第一端同时与开关sp1、开关sp2、开关sp3的第一端连接，开关sp1的第二端连接模拟输入信号vip，开关sp2的第二端连接参考电压信号vrp，开关sp3的第二端连接参考电压信号vrn；采样电容csn的第一端同时与开关sn1、开关sn2、开关sn3的第一端连接，开关sn1的第二端连接模拟输入信号vin，开关sn2的第二端连接参考电压信号vrp，开关sn3的第二端连接参考电压信号vrn；采样电容csp的第二端与共模参考电压vcms之间接有开关sp5，采样电容csp的第二端与余量放大器amp的正相输入端之间接有开关sp4；采样电容csn的第二端与共模参考电压vcms之间接有开关sn5，采样电容csn的第二端与余量放大器amp的反相输入端之间接有开关s
3、参见图2，时钟信号cks与时钟信号ckh不同时为高电平，其中，时钟信号cks的高电平阶段对应mdac电路的采样阶段，时钟信号ckh的高电平阶段对应mdac电路的保持阶段。
4、时钟信号cks控制开关sn1、开关sp1、开关sn5以及开关sp5的导通和关断，时钟信号ckh控制开关sn4、开关sp4、开关sn6以及开关sp6的导通和关断。在mdac电路的采样阶段，采样电容csp和csn的第一端的共模电压为第一共模电压vcmi＝(vin+vip)/2，采样电容csp、csn的第二端的共模电压为共模参考电压vcms，在mdac电路的保持阶段，采样电容csp、csn的第一端的共模电压为第二共模电压vcmr＝(vrp+vrn)/2，第二端的共模电压为余量放大器amp的输入共模电压vcmb，当mdac电路由采样阶段向保持阶段切换时，采样电容csp、csn的第一端的共模电压会由vcmi切换为vcmr，此时，余量放大器amp的输入共模电压vcmb＝vcms+vcmr-vcmi。
5、为了保证余量放大器amp正常工作，其输入共模电压vcmb需要等于预设输入共模电压vcma(余量放大器amp期望的输入共模电压)。现有技术，会提前将第一共模电压vcmi、第二共模电压vcmr、共模参考电压vcms、预设输入共模电压vcma的电压值设置为相等，以使得余量放大器amp的实际输入共模电压vcmb等于预设输入共模电压vcma，但是，当第一共模电压vcmi发生变化或者参考电压信号vrn/vrp采用接地电压导致第二共模电压vcmr变化时，会使得余量放大器amp的输入共模电压vcmb偏离预设输入共模电压vcma，严重时会导致余量放大器amp的性能降低，影响流水线adc的精度和线性度。
6、因此，有待提出一种新的流水线adc及其mdac电路以解决上述问题。
技术实现思路
1、鉴于上述问题，本专利技术的目的在于提供一种流水线模数转换器及其mdac电路，从而可以提高流水线模数转换器及其mdac电路的性能。
2、根据本专利技术的一方面，提供一种mdac电路，包括全差分开关电容电路，包括第一采样电容组和余量放大器，所述第一采样电容组的第一端响应于第一时钟信号连接到模拟输入信号，并且响应于第二时钟信号连接到参考电压信号，所述第一采样电容组的第二端响应于所述第二时钟信号连接到所述余量放大器的输入端；共模电压调整电路，用于在所述第一时钟信号的有效阶段期间提供共模参考电压以在所述第一采样电容组的第二端设置共模电压，以及在所述第二时钟信号的有效阶段期间使所述余量放大器的输入共模电压达到预设输入共模电压，其中，所述共模电压调整电路包括第二采样电容组和积分电容，所述第二采样电容组响应于所述第一时钟信号对与所述模拟输入信号相关的第一共模电压进行采样，并响应于所述第二时钟信号对与所述参考电压信号相关的第二共模电压进行采样，并将采样结果与所述预设输入共模电压在所述积分电容上进行运算，以得到所述共模参考电压。
3、可选地，所述共模参考电压＝所述第一共模电压+所述预设输入共模电压-所述第二共模电压。
4、可选地，响应于所述第一时钟信号，所述第二采样电容组的第一端连接到所述第一共模电压，所述第二采样电容组的第二端连接到所述积分电容的第一端，响应于所述第二时钟信号，所述第二采样电容组的第一端连接到所述第二共模电压，所述第二采样电容组的第二端连接到所述积分电容的第二端。
5、可选地，所述预设输入共模电压为所述余量放大器期望的输入共模电压。
6、可选地，所述积分电容的第一端与所述第一采样电容组的第二端之间设有缓冲器。
7、可选地，所述第二采样电容组包括：第一采样电容，第一端通过第一开关连接第一参考电压信号，以及通过第二开关连接第一模拟输入信号；第二采样电容，第一端通过第三开关连接第二模拟输入信号，以及通过第四开关连接第二参考电压信号，第二端与所述第一采样电容的第二端连接，其中，所述第二采样电容的第二端还通过第五开关与所述积分电容的第二端连接，以及通过第六开关与所述积分电容的第一端连接，所述第一共模电压为所述第一模拟输入信号和所述第二模拟输入信号的平均电压，所述第二共模电压为所述第一参考电压信号和所述第二参考电压信号的平均电压。
8、可选地，所述第一参考电压信号或者所述第二参考电压信号采用接地电压。
9、可选地，所述共模参考电压的调整步长通过改变所述第二采样电容组的等效电容与所述积分电容之间的电容值之比进行调整，所述第一时钟信号和所述第二时钟信号的有效相位不交叠。
10、可选地，所述第一采样电容组包括第三采样电容和第四采样电容，所述第三采样电容的第一端同时与第七开关、第八开关、第九开关的第一端连接，所述第七开关的第二端连接第一模拟输入信号，所述第八开关的第二端连接第二参考电压信号，第九开关的第二端连接第一参考电压信号，所述第三采样电容的第二端与所述共模参考电压之间接有第十开关，所述第三采样电容的第二端与所述余量放大器的正相输入端之间接有第十一开关；所述第四采样电容本文档来自技高网...
【技术保护点】
1.一种MDAC电路，包括：
2.根据权利要求1所述的MDAC电路，其中，所述共模参考电压＝所述第一共模电压+所述预设输入共模电压-所述第二共模电压。
3.根据权利要求1所述的MDAC电路，其中，
4.根据权利要求1所述的MDAC电路，其中，所述预设输入共模电压为所述余量放大器期望的输入共模电压。
5.根据权利要求1所述的MDAC电路，其中，所述积分电容的第一端与所述第一采样电容组的第二端之间设有缓冲器。
6.根据权利要求1所述的MDAC电路，其中，所述第二采样电容组包括：
7.根据权利要求6所述的MDAC电路，其中，所述第一参考电压信号或者所述第二参考电压信号采用接地电压。
8.根据权利要求1所述的MDAC电路，其中，所述共模参考电压的调整步长通过改变所述第二采样电容组的等效电容与所述积分电容之间的电容值之比进行调整，所述第一时钟信号和所述第二时钟信号的有效相位不交叠。
9.根据权利要求1所述的MDAC电路，其中，所述第一采样电容组包括第三采样电容和第四采样电容，
10.
...【技术特征摘要】
1.一种mdac电路，包括：
2.根据权利要求1所述的mdac电路，其中，所述共模参考电压＝所述第一共模电压+所述预设输入共模电压-所述第二共模电压。
3.根据权利要求1所述的mdac电路，其中，
4.根据权利要求1所述的mdac电路，其中，所述预设输入共模电压为所述余量放大器期望的输入共模电压。
5.根据权利要求1所述的mdac电路，其中，所述积分电容的第一端与所述第一采样电容组的第二端之间设有缓冲器。
6.根据权利要求1所述的mdac电路，其中，所述第二采样电容组...
【专利技术属性】
技术研发人员：何晨晖，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。