System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 多个数据通道之间的偏离的控制制造技术_技高网

多个数据通道之间的偏离的控制制造技术

技术编号:40276268 阅读:28 留言:0更新日期:2024-02-02 23:03
本公开的实施例涉及多个数据通道之间的偏离的控制。提供了用于控制多个数据通道之间的偏离的方法和装置。在该方法和装置中,第一数据通道控制级基于第一数据通道时钟控制第一数据通过第一数据通道的输出,并且第二数据通道控制级基于第二数据通道时钟,控制第二数据通过第二数据通道的输出。在该方法和装置中,第一设备与系统时钟相关联,并且被配置为生成用于通过第一和第二数据通道输出的第一和第二数据。时钟控制级使得第一和第二数据通道时钟彼此偏移固定的持续时间,固定的持续时间是系统时钟的周期持续时间的整数部分。

【技术实现步骤摘要】

本公开涉及对多个数据通道之间的偏离(skew)的控制,并且,具体地,涉及通过将数据通道中的数据传输时序偏移系统时钟周期的一部分来控制偏离。


技术介绍

1、多个数据通道被用于在两个设备之间传输数据。使用多个数据通道提高了设备之间执行通信的数据速率。但是,多个数据通道之间的偏离可能会对接收设备处的数据合并产生负面影响。具体地,偏离可能增加到超过同步器可以同步数据以合并数据的量。


技术实现思路

1、提供了用于控制多通道传输中数据通道之间的偏离的技术。在串行通信中,多个数据通道被用来增加带宽并实现高数据带宽。为了确保数据的正确传输和接收,需要限制多个数据通道之间的数据偏离。偏离被限制为系统时钟(符号时钟)的一个时钟周期。系统时钟可以表示一个符号被添加到传输缓冲器的速率,借此,符号可以在每个系统时钟周期被添加到传输缓冲器。符号的位可以以更高的速率、并且使用更快的数据通道时钟从缓冲器串行汲取。

2、提供了多个数据通道之间的延迟或偏离的修复。具体地,数据通道时钟信号偏移了系统时钟的一部分。例如,当使用两个数据通道时,数据通道时钟信号之间有系统时钟的一半的周期延迟。因此,从数据通道的相应缓冲器检索串行数据时偏移了系统时钟的一半。当串行数据被发射并在接收器处合并时,同步器同步串行数据。将偏离设置为小于一个系统时钟周期使得能够在合并时实现同步并缓解分组损坏(packet corruption)。

【技术保护点】

1.一种系统,包括:

2.根据权利要求1所述的系统,其中所述系统时钟是所述第一设备的符号时钟,所述第一设备的符号时钟表示所述第一设备输出所述第一数据或所述第二数据中包括的符号的持续时间。

3.根据权利要求1所述的系统,其中所述整数部分是数据通道的数目的倒数。

4.根据权利要求3所述的系统,其中当所述数据通道的数目为两个时,所述固定的持续时间是所述系统时钟的所述周期持续时间的一半。

5.根据权利要求1所述的系统,其中所述时钟控制级被配置为:

6.根据权利要求5所述的系统,其中所述第一数据通道控制级被配置为基于所述第一数据通道时钟复位信号生成所述第一数据通道时钟,并且所述第二数据通道控制级被配置为基于所述第二数据通道时钟复位信号生成所述第二数据通道时钟。

7.根据权利要求5所述的系统,其中所述时钟控制级包括:

8.根据权利要求5所述的系统,其中所述第一数据通道控制级被配置为响应于所述第一数据通道时钟复位信号被断言而将所述第一数据通道控制级的多个触发器复位,并且所述第二数据通道控制级被配置为响应于所述第二数据通道时钟复位信号被断言而将所述第二数据通道控制级的多个触发器复位。

9.根据权利要求1所述的系统,其中第一串行时钟具有第一频率,所述第一频率是所述系统时钟的频率的整数倍,并且第二串行时钟具有第二频率,所述第二频率是所述系统时钟的所述频率的所述整数倍。

10.根据权利要求9所述的系统,其中所述第一数据通道控制级包括第一串行器,所述第一串行器被配置为以所述第一串行时钟的速率,从第一先入先出FIFO缓冲器串行地检索所述第一数据,所述第二数据通道控制级包括第二串行器,所述第二串行器被配置为以所述第二串行时钟的速率,从第二FIFO缓冲器串行地检索所述第二数据,并且所述第一设备被配置为以所述系统时钟的速率,将分别表示所述第一数据和所述第二数据的符号输入到所述第一FIFO和所述第二FIFO中。

11.一种设备,包括:

12.根据权利要求11所述的设备,其中所述系统时钟是第一设备的符号时钟,所述第一设备的符号时钟表示所述第一设备输出所述第一数据或所述第二数据中包括的符号的持续时间。

13.根据权利要求11所述的设备,其中所述整数部分是数据通道的数目的倒数。

14.根据权利要求13所述的设备,其中当所述数据通道的数目为两个时,所述第二数据通道时钟复位信号与所述第一数据通道时钟复位信号偏移所述系统时钟的所述周期持续时间的一半。

15.根据权利要求11所述的设备,其中所述第一触发器被配置为在所述系统时钟的下降沿或上升沿中的一者处,断言所述第一数据通道时钟复位信号,并且所述第二触发器被配置为在所述系统时钟的所述下降沿或所述上升沿中的另一者处,断言所述第二数据通道时钟复位信号。

16.根据权利要求11所述的设备,其中所述第一数据通道控制级被配置为响应于所述第一数据通道时钟复位信号被断言而将所述第一数据通道控制级的多个触发器复位,并且所述第二数据通道控制级被配置为响应于所述第二数据通道时钟复位信号被断言而将所述第二数据通道控制级的多个触发器复位。

17.根据权利要求11所述的设备,其中第一串行时钟具有第一频率,所述第一频率是所述系统时钟的频率的整数倍,并且第二串行时钟具有第二频率,所述第二频率是所述系统时钟的所述频率的所述整数倍。

18.根据权利要求17所述的设备,其中所述第一数据通道控制级包括第一串行器,所述第一串行器被配置为以所述第一串行时钟的速率,从第一先入先出FIFO缓冲器检索所述第一数据,所述第二数据通道控制级包括第二串行器,所述第二串行器被配置为以所述第二串行时钟的速率,从第二FIFO缓冲器检索所述第二数据,并且所述第一设备被配置为以所述系统时钟的速率,将分别表示所述第一数据和所述第二数据的符号输入到所述第一FIFO和所述第二FIFO中。

19.一种方法,包括:

20.根据权利要求19所述的方法,其中第一数据通道控制级响应于所述第一数据通道时钟复位信号被断言而将所述第一数据通道控制级的多个触发器复位,并且第二数据通道控制级被配置为响应于所述第二数据通道时钟复位信号被断言而将所述第二数据通道控制级的多个触发器复位。

...

【技术特征摘要】

1.一种系统,包括:

2.根据权利要求1所述的系统,其中所述系统时钟是所述第一设备的符号时钟,所述第一设备的符号时钟表示所述第一设备输出所述第一数据或所述第二数据中包括的符号的持续时间。

3.根据权利要求1所述的系统,其中所述整数部分是数据通道的数目的倒数。

4.根据权利要求3所述的系统,其中当所述数据通道的数目为两个时,所述固定的持续时间是所述系统时钟的所述周期持续时间的一半。

5.根据权利要求1所述的系统,其中所述时钟控制级被配置为:

6.根据权利要求5所述的系统,其中所述第一数据通道控制级被配置为基于所述第一数据通道时钟复位信号生成所述第一数据通道时钟,并且所述第二数据通道控制级被配置为基于所述第二数据通道时钟复位信号生成所述第二数据通道时钟。

7.根据权利要求5所述的系统,其中所述时钟控制级包括:

8.根据权利要求5所述的系统,其中所述第一数据通道控制级被配置为响应于所述第一数据通道时钟复位信号被断言而将所述第一数据通道控制级的多个触发器复位,并且所述第二数据通道控制级被配置为响应于所述第二数据通道时钟复位信号被断言而将所述第二数据通道控制级的多个触发器复位。

9.根据权利要求1所述的系统,其中第一串行时钟具有第一频率,所述第一频率是所述系统时钟的频率的整数倍,并且第二串行时钟具有第二频率,所述第二频率是所述系统时钟的所述频率的所述整数倍。

10.根据权利要求9所述的系统,其中所述第一数据通道控制级包括第一串行器,所述第一串行器被配置为以所述第一串行时钟的速率,从第一先入先出fifo缓冲器串行地检索所述第一数据,所述第二数据通道控制级包括第二串行器,所述第二串行器被配置为以所述第二串行时钟的速率,从第二fifo缓冲器串行地检索所述第二数据,并且所述第一设备被配置为以所述系统时钟的速率,将分别表示所述第一数据和所述第二数据的符号输入到所述第一fifo和所述第二fifo中。

11.一种设备,包括:

12.根据权利要求11所述的设备,其中所述系统时钟是第一设备的符号时钟,所述第一设...

【专利技术属性】
技术研发人员:R·辛格A·巴尔
申请(专利权)人:意法半导体国际有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1