使用低Ｋ电介质的集成电路系统及其制造方法技术方案

本发明专利技术公开一种使用低Ｋ电介质的集成电路系统及其制造方法，该方法包含：制造具有集成电路的基板；在所述集成电路上提供低Ｋ电介质层；在所述集成电路上所述低Ｋ电介质层中形成通孔与沟槽；通过化学机械平坦化工艺形成结构表面；以及提供直接注入物至所述结构表面，用于形成注入物层以及金属钝化层，包含修复由所述化学机械平坦化工艺造成对所述低Ｋ电介质层的破坏。

【技术实现步骤摘要】

本专利技术是关于集成电路系统，更特别是关于使用低k介电质的集成电路系统。
技术介绍
集成电路应用在今日许多消费者电器中，例如行动电话、摄影机、可携式音乐播放 器、打印机、计算机、行动定位装置等。集成电路可包含组合主动装置、被动装置与它们的互 连。对于更高密度与更高效能集成电路的需求日益增加，驱使市场寻求制造次微米尺 寸的低电阻金属化图案，例如铜互连。不幸的是铜冶金的主要挑战之一是一般的电浆蚀刻 技术无法轻易将它图案化。为了克服这个问题，电路设计者已经使用镶嵌工艺，在集成电路 中形成需要的通孔与互连。镶嵌工艺典型是以沉积电介材料开始，沉积的电介材料被图案化与蚀刻，在电介 质中形成孔或沟槽。接着再用金属的包覆沉积(blanketdeposit)填充这些孔或沟槽，接着 再将金属向下平坦化至电介质，从而定义电介质中的金属互连。典型地，通过化学机械平坦 化(CMP)工艺，移除电介质上所形成过多的金属材料。不幸的是CMP工艺与光阻图案化会 破坏软的、低模块与多孔的低K电介质层。因此，许多先钱的方法已经使用额外步骤形成应 罩幕层，用以保护这些低K电介质层，但是这会提升绝缘材料的整体有效电介常数(K)。有 效电介常数(K)的增加会破坏在第一位置使用低K电介质层的目的，所述目的是要降低所 述层的电容，从而较佳隔离所述层中的金属结构。其它尝试改善铜互连信任度已经聚焦在铜表面钝化。这技术典型在抛光的铜互 连上使用化学蒸气沉积(CVD)薄电介质层。通常，薄电介值可包含硅氮化物或是氮掺杂的 硅碳化物，其中由于电容需求与工艺控制，氮掺杂的硅碳化物已经取代90nm以上的硅氮化 物。不幸的是当技术节点持续减少时，铜互连的CVD钝化无法提供足够的信赖度。因此，仍然需要可信赖的集成电路系统、制造方法与装置设计，其中集成电路系统 具有改良的金属互连信赖度。有鉴于日益增加的商业竞争压力，随着增加的客户期望与市 场中有意义的产品分化机会逐渐减少，重要的是寻求这些问题的答案。此外，减少成本、改 善效率与效能以及符合竞争压力的需求更增急迫需要寻求这些问题的答案。长期寻求这些问题的解答，但习知发展并未教示或建议任何解答，因此已长期困 扰熟知此技艺的人士。
技术实现思路
本专利技术提供制造集成电路系统的方法，该方法包含制造具有集成电路的基板； 在所述集成电路上提供低K电介质层；在所述集成电路上所述低K电介质层中形成通孔与 沟槽；通过化学机械平坦化(CMP)工艺形成结构表面；以及提供直接注入物至所述结构表 面，用于形成注入物层以及金属钝化层，包含修复由所述CMP工艺造成对所述低K电介质层 的破坏。本专利技术提供集成电路系统，包含具有集成电路的基板；低K电介质层用于所述集 成电路上；所述集成电路上的通孔与沟槽；在所述通孔、所述沟槽与所述低K电介质层上通 过化学机械平坦化(CMP)工艺所形成的结构表面；以及通过直接注入物经过所述结构表面 所形成的注入物层与金属钝化层。除了上述内容或置换上述内容，本专利技术的一些实施例具有其它步骤或组件。对熟 知此技艺的人士而言，在阅读下列详细说明并参阅附随图式后，所述步骤或组件是明显的。附图说明图1是部分横切面示意图，说明根据本专利技术一实施例中具有低K电介质的集成电 路系统。图2是部分横切面示意图，说明化学机械平坦化(CMP)工艺中具有低K电介质的 集成电路系统。图3是说明在平坦化工艺后，图2集成电路系统的结构表面部分的化学键结。图4是部分横切面示意图，说明掺质注入物工艺中图2的集成电路系统。图5是说明在平坦化工艺与植工艺程后，图2集成电路系统的结构表面部分的化学键结。图6是部分横切面示意图，说明本专利技术实施例中具有低K介电质的集成电路系统。图7是部分横切面示意图，说明本专利技术另一实施例中具有低K介电质的集成电路 系统。图8是说明在注入工艺后，图7集成电路系统的结构表面116部分的化学键结。图9是部分横切面示意图，说明本专利技术另一实施例中具有低K介电质的集成电路 系统。图10是部分横切面示意图，说明本专利技术另一实施例中具有低K介电质的集成电路 系统。图11是流程图，说明本专利技术实施例中制造集成电路系统的方法。 具体实施例方式下列实施例足以详细使得熟知此技艺的人士制造与使用本专利技术。可据以了解以本 揭露内容为基础的其它实施例，以及不需脱离本专利技术范围的系统、工艺或机械变化。下列说明中，提出许多特定详细说明以供了解本专利技术。然而，很明显地没有这些特 定详细说明也能实施本专利技术。为了避免模糊本专利技术，不再详细赘述有些广为人知的电路、系 统结构与工艺步骤。说明系统实施例的图式为半示意图且非依比例，特别是有些尺寸示为了清楚呈现 且夸张显示于图式中。同样地，虽然每个说明的图式通常显示相似的位向，但仍以叙述为 主。通常，本专利技术可用任何位向运作。具有共同特征的多个实施例，为了清楚说明与描述，用相同的组件符号描述相同 的特征。为达说明目的，本案所使用的“水平”一词是定义为与平面平行的平面或是化学机 械平坦化表面的顶部表面，无关它的位向。“垂直”一词是指与上述所定义的水平呈垂直的 方向。名词例如“上方”、“下方”、“底部”、“顶部”、“侧”(如“侧壁”)、“较高”、“较低”、“较上方”、“之上”以及“之下”是相对于所述水平面而定义，如图式所示。“上”一词是指组件之间 直接接触而无位于其间的材料。本案使用的“工艺” 一词包含形成所欲结构所需要的材料沉积、或光阻图案化、曝 光、显影、蚀刻、清洗与/或移除材料或光阻。“平坦化” 一词是指使用化学与机械抛光工艺 用以再多个材料之间提供平坦表面。本案使用的“范例”或“作范例的”一词是指作为例子或是说明。本案中作为范例 “或”作范例的“所描述的任何方面或是实施例并不需要被解读为相对于其它方面或设计为 较佳的或是较有利的。通常，下列实施例是关于装置、系统或是表面注入的方法以增进低K电介质材料 中铜互连的信赖度。通过所提出的方法，可达到铜互连与电介质的钝化，在围绕铜互连的局 部电介质，例如低K电介质材料，与较上方/覆盖层之间具有预期的质量接口。在至少一实 施例中，促进的表面钝化技术将改善时间相依电介值崩溃(time-d印endent-dielectric-b reakdown, TDDB)与电子迁移(electro-migration, EM)效能。再者，感谢本专利技术的集成电路系统可更包含任何数目的主动装置结构与/或被 动装置结构。举例说明集成电路系统中的装置可包含可能需要处理器组件、内存组件、 逻辑组件、数字组件、模拟组件、混合信号组件、电源组件、无线射频(RF)组件(例如RF CMOS电路)、数字信号处理气组件、电阻组件、电感组件、电容组件、微电机组件、光感应 器组件等于多种结构与配置中。再者，例如，集成电路系统亦可为后段垂直自然电容器 (back-end-of-1 ine vertical natural capacitor, VNCAP)结构的一部分。再者，应了解可在媒介上一次制备一或多个集成电路系统，在后续制造阶段，其可 被分为个别或是多个集成电路封包组合。参阅图1，说明本专利技术一实施例中，具有低K电介质的集成电路系统100的部分横 切面示意图。所述集成电路系统100的部分横切面示意图描述制造于基板102上的集成电 路101，本文档来自技高网...

【技术保护点】
一种制造集成电路系统的方法，该方法包括：制造具有集成电路的基板；在所述集成电路上提供低Ｋ电介质层；在所述集成电路上的所述低Ｋ电介质层中形成通孔与沟槽；通过化学机械平坦化工艺形成结构表面；以及提供直接注入物至所述结构表面，用于形成注入物层以及金属钝化层，包含修复由所述化学机械平坦化工艺造成对所述低Ｋ电介质层的破坏。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：DK孙，W刘，F张，JB谭，JH李，BC张，L杜，W刘，YK林，
申请(专利权)人：新加坡格罗方德半导体制造私人有限公司，
类型：发明
国别省市：SG[新加坡]