【技术实现步骤摘要】
本申请涉及电路芯片技术，尤其涉及一种电路芯片中数据通道的布线方法、装置、设备及介质。
技术介绍
1、随着集成电路工艺以及设计技术的不断提升，芯片规模不断增大，为了缓解芯片内不同部件之间复杂的通信问题，片上网络架构(network-on-chip,noc)被经常用来取代传统的全局互联的方式。为了满足片上网络架构的不同节点之间进行的高速数据通信，数据传输通道通常需要进行高性能的设计。
2、针对这种高带宽且逻辑深度通常也存在区别的长通道物理设计，在有限的绕线资源情况下，高效快速地实现高性能的数据通道中的缓冲器buffer之间的布局布线是非常重要的。对于此类特殊的物理设计，采用电子设计自动化(electronic design automation,eda)工具进行自动的布局布线通常不能按照设计者意图实现时序收敛，主要在于eda工具对芯片内部各层金属的布线进行统一考虑和优化，并不会对某些更为关键的时序路径上的绕线进行优先处理，这就造成某些路径时序违例明显，另外一些路径的时序则非常宽松。
3、因此，为了实现差异化的布局布线策略并满足所有不同逻辑深度的时序路径的收敛，对于采用片上网络架构等类似的设计，借助于eda工具对高速通道物理设计流程进行改进和优化，是非常有必要的。
技术实现思路
1、本申请提供一种电路芯片中数据通道的布线方法、装置、设备及介质，用以解决相关技术中数据通道中的缓冲器之间的布线方案性能较低，需要进行优化和改进的问题，实现提升数据通道中的缓冲器之间的布线
2、一方面，本申请提供一种电路芯片中数据通道的布线方法，所述方法包括：
3、获取集成电路芯片中的待布线的多个时序路径，以及多个所述时序路径各自对应的时序优先级；
4、根据多个所述时序路径各自对应的时序优先级，确定多个所述时序路径各自所属的目标绕线金属层，以及所述目标绕线金属层对应的缓冲器允许设置数量；
5、根据所述目标绕线金属层对应的缓冲器允许设置数量，在所述目标绕线金属层中的每个所述时序路径上对应设置多个缓冲器，并确定每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，其中，所述布线属性信息用于记录所述互连线的布线范围值；
6、根据每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，在所述目标绕线金属层的每个所述时序路径上进行自动化布线，以连接所述目标绕线金属层中每个所述时序路径上所有的所述缓冲器。
7、一种可选的实施方式，所述方法还包括：
8、获取所述集成电路芯片中多层绕线金属层各自的导电性能；
9、根据多层所述绕线金属层各自的导电性能，确定每层所述绕线金属层中的缓存器设置间隔距离；
10、根据每层所述绕线金属层的通道长度和所述缓存器设置间隔距离，确定每层所述绕线金属层对应的缓冲器允许设置数量。
11、一种可选的实施方式，获取所述集成电路芯片中多层绕线金属层各自的导电性能，包括：
12、获取所述集成电路芯片中多层绕线金属层各自对应的电阻和电容，其中，所述多层绕线金属层为布线方向一致的绕线金属层；
13、根据所述多层绕线金属层各自对应的电阻和电容，确定多层所述绕线金属层各自的导电性能。
14、一种可选的实施方式，获取多个所述时序路径各自对应的时序优先级，包括：
15、获取所述集成电路芯片的时钟控制数据，以及多个所述时序路径上各自的组合逻辑元器件数量，其中，所述时钟控制数据用于对所述集成电路芯片中多个组合逻辑元器件执行对应的时序控制，所述时序路径为不同的所述组合逻辑元器件之间的数据传输路径；
16、根据所述时钟控制数据和多个所述时序路径上各自的组合逻辑元器件数量，确定多个所述时序路径各自对应的时序优先级。
17、一种可选的实施方式，确定每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，包括：
18、获取每个所述时序路径上相邻的所述缓冲器之间互连线的最高绕线金属层和最低绕线金属层，其中，所述最高绕线金属层和所述最低绕线金属层相对设置；
19、将所述互连线的布线属性信息确定为：所述最高绕线金属层和所述最低绕线金属层均为所述目标绕线金属层，以使得相邻的所述缓冲器之间的所述互连线在所述目标绕线金属层上进行布线。
20、一种可选的实施方式，在所述目标绕线金属层的每个所述时序路径上进行自动化布线之后，所述方法还包括：
21、获取每个所述时序路径上相邻的所述缓冲器之间互连线的布线长度，其中，所述相邻的缓存器分别为第一缓冲器和第二缓冲器；
22、若所述布线长度大于线长阈值，则删除所述互连线，并在所述第一缓冲器和所述第二缓冲器之间的中间位置点补接一个第三缓冲器；
23、在完成所有第三缓冲器的补接后，将所述第一缓冲器和所述第三缓冲器之间的补丁连线，以及所述第二缓冲器和所述第三缓冲器之间的补丁连线，在所述目标绕线金属层的下一层绕线金属层上进行布线。
24、另一方面，本申请提供一种电路芯片中数据通道的布线装置，所述装置包括：
25、获取模块，用于获取集成电路芯片中的待布线的多个时序路径，以及多个所述时序路径各自对应的时序优先级；
26、第一确定模块，用于根据多个所述时序路径各自对应的时序优先级，确定多个所述时序路径各自所属的目标绕线金属层，以及所述目标绕线金属层对应的缓冲器允许设置数量；
27、第二确定模块，用于根据所述目标绕线金属层对应的缓冲器允许设置数量，在所述目标绕线金属层中的每个所述时序路径上对应设置多个缓冲器，并确定每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，其中，所述布线属性信息用于记录所述互连线的布线范围值；
28、布线处理模块，用于根据每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，在所述目标绕线金属层的每个所述时序路径上进行自动化布线，以连接所述目标绕线金属层中每个所述时序路径上所有的所述缓冲器。
29、另一方面，本申请提供一种电子设备，包括：处理器，以及与上述处理器连接的存储器；上述存储器存储计算机执行指令；上述处理器执行上述存储器存储的计算机执行指令，以实现如任一项上述的方法。
30、另一方面，本申请提供一种计算机可读存储介质，上述计算机可读存储介质中存储有计算机执行指令，上述计算机执行指令被处理器执行时用于实现如任一项上述的方法。
31、另一方面，本申请提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现任一项上述的方法。
32、本申请提供的电路芯片中数据通道的布线方法、装置、设备及介质，该方法通过获取集成电路芯片中的待布线的多个时序路径，以及多个时序路径各自对应的时序优先级；根据多个时序路径各自对应的时序优先级，确定多个时序路径各自所属的目标绕线金属层，以及目标绕线金属层对应的本文档来自技高网...
【技术保护点】
1.一种电路芯片中数据通道的布线方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
3.根据权利要求2所述的方法，其特征在于，获取所述集成电路芯片中多层绕线金属层各自的导电性能，包括：
4.根据权利要求1所述的方法，其特征在于，获取多个所述时序路径各自对应的时序优先级，包括：
5.根据权利要求1所述的方法，其特征在于，确定每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，包括：
6.根据权利要求1所述的方法，其特征在于，在所述目标绕线金属层的每个所述时序路径上进行自动化布线之后，所述方法还包括：
7.一种电路芯片中数据通道的布线装置，其特征在于，所述装置包括：
8.一种电子设备，其特征在于，包括：处理器，以及与所述处理器连接的存储器；
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求1至6中任一项所述的方法。
10.一种计算机程序产品，
...【技术特征摘要】
1.一种电路芯片中数据通道的布线方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
3.根据权利要求2所述的方法，其特征在于，获取所述集成电路芯片中多层绕线金属层各自的导电性能，包括：
4.根据权利要求1所述的方法，其特征在于，获取多个所述时序路径各自对应的时序优先级，包括：
5.根据权利要求1所述的方法，其特征在于，确定每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，包括：
6.根据权利要求1所述的方法，其特征在于，在所述目...
【专利技术属性】
技术研发人员：郭少锋，何鸥，宋颖，王雪静，
申请(专利权)人：北京市合芯数字科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。