System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件制造技术_技高网

半导体器件制造技术

技术编号:40237855 阅读:12 留言:0更新日期:2024-02-02 22:37
本申请公开了一种半导体器件,所述半导体器件的薄膜晶体管阵列基板包括:半导体层,设置在所述缓冲层上,所述半导体层包括第一掺杂层、沟道层和第二掺杂层,所述第一掺杂层设置在所述缓冲层上,所述沟道层设置在所述第一掺杂层上,所述第二掺杂层设置在所述沟道层上;绝缘保护层设置在所述第一掺杂层上,所述绝缘保护层的一部分隔开所述沟道层的非接触部与所述第一掺杂层;第一栅极绝缘层,设置在所述半导体层和所述缓冲层上;栅极,设置在所述第一栅极绝缘层上,且设置在所述半导体层的相背向的两侧面上。本申请可以减少漏电流现象的发生,同时增加薄膜晶体管基板的开态电流。

【技术实现步骤摘要】

本申请涉及显示,具体涉及一种半导体器件


技术介绍

1、传统的半导体器件的薄膜晶体管阵列基板中的薄膜晶体管一般采用平面结构的半导体层,平面结构的半导体层的两个掺杂部分别设置在半导体层的沟道部的两端,栅极设置在沟道部的顶面上或底面下。

2、在这样的平面结构的半导体层中,沟道的长度较长,不利于实现薄膜晶体管小尺寸化的目的。

3、为了实现薄膜晶体管小尺寸化的目的,一种改进的方式是:将平面结构的半导体层改进为垂直结构的半导体层。

4、但是,改进后的薄膜晶体管阵列基板中的薄膜晶体管仍存在漏电大等问题,电学性能差。

5、故,有必要提出一种新的技术方案,以解决上述技术问题。


技术实现思路

1、本申请的目的在于提供一种半导体器件,以解决现有的半导体器件中的薄膜晶体管存在的漏电大的技术问题。

2、为解决上述问题,本申请的技术方案如下:

3、第一方面,本申请提出了一种半导体器件,所述半导体器件的薄膜晶体管阵列基板包括:

4、衬底;

5、遮光层,设置在所述衬底上;

6、缓冲层,设置在所述衬底和所述遮光层上;

7、半导体层,设置在所述缓冲层上,所述半导体层包括第一掺杂层、沟道层和第二掺杂层,所述第一掺杂层设置在所述缓冲层上,所述沟道层设置在所述第一掺杂层上,所述半导体层包括重叠区域,所述沟道层位于所述重叠区域的部分在所述衬底上的正投影与所述第一掺杂部位于所述重叠区域的部分在所述衬底上的正投影重叠,所述沟道层位于所述重叠区域的部分包括接触部和非接触部,所述沟道层的接触部与所述第一掺杂层接触,所述沟道层的非接触部与所述第一掺杂层分隔,所述第二掺杂层设置在所述沟道层上;

8、绝缘保护层,设置在所述第一掺杂层上,所述绝缘保护层的一部分隔开所述沟道层的非接触部与所述第一掺杂层;

9、第一栅极绝缘层,设置在所述半导体层和所述缓冲层上;

10、栅极,设置在所述第一栅极绝缘层上,且设置在所述半导体层的相背向的两侧面上;

11、层间介电层,设置在所述栅极和所述第一栅极绝缘层上;

12、第一电极,设置在所述层间介电层上,所述第一电极穿过所述层间介电层和所述第一栅极绝缘层,并与所述第一掺杂层接触,所述第一电极为源极和漏极中的一者;

13、第二电极,设置在所述层间介电层上,所述第二电极穿过所述层间介电层和所述第一栅极绝缘层,并与所述第二掺杂层接触,所述第二电极为源极和漏极中的另一者。

14、进一步的,所述半导体层包括一个所述第一掺杂层、至少两个所述沟道层和至少两个所述第二掺杂层,所述薄膜晶体管阵列基板包括一个所述第一电极和至少两个所述第二电极,其中,至少两个所述沟道层均设置在所述第一掺杂层上,一个所述第二掺杂层对应设置在一个所述沟道层上,所述第一电极连接所述第一掺杂层,一个所述第二电极对应连接一个所述第二掺杂层。

15、进一步的,所述栅极还设置在位于所述第一掺杂层上的每一个所述沟道层的侧面上。

16、进一步的,设置在所述第一掺杂层上的至少两个所述沟道层在所述衬底上的正投影的长度方向相互平行。

17、进一步的,所述栅极还设置在与所述半导体层相背向的两侧面相邻的另一侧面上,并且位于所述第一电极和所述第二电极的同一侧。

18、进一步的,所述第一电极在所述衬底上的正投影的中心到所述栅极的距离小于所述第二电极在所述衬底上的正投影的中心到所述栅极的距离。

19、进一步的,所述栅极位于所述第一电极和所述第二电极之间。

20、进一步的,所述绝缘保护层的一部分设置在所述缓冲层上,所述绝缘保护层的另一部分设置在所述第一掺杂层位于所述重叠区域的部分上,并在所述第一掺杂层上形成台阶,所述沟道层的非接触部位于所述台阶上,所述第一电极穿过所述层间介电层、所述第一栅极绝缘层和所述绝缘保护层与所述第一掺杂层接触。

21、进一步的,所述栅极还覆盖在所述沟道层的接触部的远离所述绝缘保护层的一侧面上,并且位于所述第一电极和所述第二电极的同一侧。

22、进一步的,所述栅极在所述衬底上的正投影的长度方向垂直于所述第一电极在所述衬底上的正投影的中心与所述第二电极在所述衬底上的正投影的中心之间的连线。

23、在本申请中,由于半导体层中的沟道层设置在第一掺杂层上,第二掺杂层设置在沟道层上,沟道层的膜层厚度即为沟道的长度,因此缩短了沟道的长度,实现了薄膜晶体管的小尺寸化,此外,由于第一栅极绝缘层设置在第二掺杂层上,栅极设置在第一栅极绝缘层上,并且设置在半导体层的相背向的两侧面上,因此沟道层顶面方向上以及侧面方向上均受到栅极的控制,减少了漏电流现象的发生,同时增加了薄膜晶体管基板的开态电流,提高了薄膜晶体管基板的电学性能。

本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,所述半导体器件的薄膜晶体管阵列基板包括:

2.如权利要求1所述的半导体器件,其特征在于,所述半导体层包括一个所述第一掺杂层、至少两个所述沟道层和至少两个所述第二掺杂层,所述薄膜晶体管阵列基板包括一个所述第一电极和至少两个所述第二电极,其中,至少两个所述沟道层均设置在所述第一掺杂层上,一个所述第二掺杂层对应设置在一个所述沟道层上,所述第一电极连接所述第一掺杂层,一个所述第二电极对应连接一个所述第二掺杂层。

3.如权利要求2所述的半导体器件,其特征在于,所述栅极还设置在位于所述第一掺杂层上的每一个所述沟道层的侧面上。

4.如权利要求2所述的半导体器件,其特征在于,设置在所述第一掺杂层上的至少两个所述沟道层在所述衬底上的正投影的长度方向相互平行。

5.如权利要求1至4任意一项所述的半导体器件,其特征在于,所述栅极还设置在与所述半导体层相背向的两侧面相邻的另一侧面上,并且位于所述第一电极和所述第二电极的同一侧。

6.如权利要求5所述的半导体器件,其特征在于,所述第一电极在所述衬底上的正投影的中心到所述栅极的距离小于所述第二电极在所述衬底上的正投影的中心到所述栅极的距离。

7.如权利要求1至4任意一项所述的半导体器件,其特征在于,所述栅极位于所述第一电极和所述第二电极之间。

8.如权利要求1至4任意一项所述的半导体器件,其特征在于,所述绝缘保护层的一部分设置在所述缓冲层上,所述绝缘保护层的另一部分设置在所述第一掺杂层位于所述重叠区域的部分上,并在所述第一掺杂层上形成台阶,所述沟道层的非接触部位于所述台阶上,所述第一电极穿过所述层间介电层、所述第一栅极绝缘层和所述绝缘保护层与所述第一掺杂层接触。

9.如权利要求8所述的半导体器件,其特征在于,所述栅极还覆盖在所述沟道层的接触部的远离所述绝缘保护层的一侧面上,并且位于所述第一电极和所述第二电极的同一侧。

10.如权利要求1至4任意一项所述的半导体器件,其特征在于,所述栅极在所述衬底上的正投影的长度方向垂直于所述第一电极在所述衬底上的正投影的中心与所述第二电极在所述衬底上的正投影的中心之间的连线。

...

【技术特征摘要】

1.一种半导体器件,其特征在于,所述半导体器件的薄膜晶体管阵列基板包括:

2.如权利要求1所述的半导体器件,其特征在于,所述半导体层包括一个所述第一掺杂层、至少两个所述沟道层和至少两个所述第二掺杂层,所述薄膜晶体管阵列基板包括一个所述第一电极和至少两个所述第二电极,其中,至少两个所述沟道层均设置在所述第一掺杂层上,一个所述第二掺杂层对应设置在一个所述沟道层上,所述第一电极连接所述第一掺杂层,一个所述第二电极对应连接一个所述第二掺杂层。

3.如权利要求2所述的半导体器件,其特征在于,所述栅极还设置在位于所述第一掺杂层上的每一个所述沟道层的侧面上。

4.如权利要求2所述的半导体器件,其特征在于,设置在所述第一掺杂层上的至少两个所述沟道层在所述衬底上的正投影的长度方向相互平行。

5.如权利要求1至4任意一项所述的半导体器件,其特征在于,所述栅极还设置在与所述半导体层相背向的两侧面相邻的另一侧面上,并且位于所述第一电极和所述第二电极的同一侧。

6.如权利要求5所述的半导体器件,其特征在...

【专利技术属性】
技术研发人员:李壮
申请(专利权)人:武汉华星光电技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1