System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 栅极驱动电路及显示面板制造技术_技高网

栅极驱动电路及显示面板制造技术

技术编号:40227665 阅读:5 留言:0更新日期:2024-02-02 22:30
本申请公开了一种栅极驱动电路及显示面板,该栅极驱动电路包括多个移位寄存器,移位寄存器包括级传信号选择模块、上拉控制模块、脉冲数量减少模块、第一反相模块、第一输出模块、第二输出模块以及增压模块,通过在第二晶体管的第二极与低电位线之间串联增压模块,在第一晶体管导通的情况下,可以提高第二晶体管的第二极的电位,降低了第二晶体管的开态电流,能够提高并稳定第二栅极驱动信号的脉冲幅度;同步地,通过提高第二晶体管的第二极的电位,可以改善第二晶体管的阈值电压的负偏情况,从而增大了第二晶体管的阈值电压的负偏范围,避免了第二栅极驱动信号出现异常,进而提高了栅极驱动电路的信赖性。

【技术实现步骤摘要】

本申请涉及显示,具体涉及一种栅极驱动电路及显示面板


技术介绍

1、在显示面板中,栅极驱动电路通常用于为不同的晶体管提供对应的栅极驱动信号,该栅极驱动信号的稳定性对于晶体管的工作稳定性尤为关键。

2、然而,栅极驱动电路所提供的栅极驱动信号的脉冲幅度较小,在驱动像素电路中对应晶体管的过程中容易出现不被期望的情况,进而降低了栅极驱动电路的信赖性。


技术实现思路

1、本申请提供一种栅极驱动电路及显示面板,以缓解栅极驱动信号的脉冲幅度较小的技术问题。

2、第一方面,本申请提供一种栅极驱动电路,该栅极驱动电路包括多个移位寄存器,移位寄存器包括级传信号选择模块、上拉控制模块、脉冲数量减少模块、第一反相模块、第一输出模块、第二输出模块以及增压模块,级传信号选择模块电连接于第一布线与第一节点之间;上拉控制模块根据第一节点的电位、第一时钟信号的电位控制第二节点的电位;脉冲数量减少模块电连接于第二节点与第三节点之间,脉冲数量减少模块的控制端与复位线电连接;第一反相模块连接于第二节点与第四节点之间;第一输出模块根据第三节点的电位、第四节点的电位输出第一栅极驱动信号;第二输出模块包括p沟道的第一晶体管和n沟道的第二晶体管,第一晶体管的第一极与高电位线电连接,第一晶体管的栅极与第二节点电连接;第二晶体管的第一极与第一晶体管的第二极电连接以输出第二栅极驱动信号,第二晶体管的栅极与第一晶体管的栅极电连接;增压模块串联于第二晶体管的第二极与低电位线之间,且增压模块的控制端与第二晶体管的栅极电连接。

3、在其中一些实施方式中,增压模块包括至少一个晶体管,至少一个晶体管串接后串联于第二晶体管的第二极与低电位线之间,且至少一个晶体管的各栅极均与第二晶体管的栅极电连接。

4、在其中一些实施方式中,至少一个晶体管包括第三晶体管,第三晶体管的第一极与第二晶体管的第二极电连接,第三晶体管的第二极与低电位线电连接,第三晶体管的栅极与第二晶体管的栅极电连接,第三晶体管的沟道类型与第二晶体管的沟道类型相同。

5、在其中一些实施方式中,第二晶体管的栅极、第三晶体管的栅极均包括第一栅极和第二栅极,第二节点与第二晶体管的第一栅极、第二晶体管的第二栅极、第三晶体管的第一栅极、以及第三晶体管的第二栅极电连接。

6、在其中一些实施方式中,在第三晶体管导通的情况下,第二晶体管的第二极的电位小于或者等于-6.7v;第二晶体管、第三晶体管均为铟镓锌氧化物薄膜晶体管。

7、在其中一些实施方式中,第三晶体管的沟道宽长比大于或者等于8.57且小于或者等于20;第二晶体管、第三晶体管均为铟镓锌氧化物薄膜晶体管。

8、在其中一些实施方式中,至少一个晶体管还包括第四晶体管,第四晶体管的第一极与第三晶体管的第二极电连接,第四晶体管的第二极与低电位线电连接,第四晶体管的栅极与第二晶体管的栅极电连接,第四晶体管的沟道类型与第三晶体管的沟道类型相同。

9、在其中一些实施方式中,增压模块用于在第二节点的电位为低电位的情况下,抬高第二晶体管的第二极的电位。

10、在其中一些实施方式中,增压模块用于提高并稳定第二栅极驱动信号的高电位。

11、第二方面,本申请提供一种显示面板,该显示面板包括像素电路和上述至少一实施方式中的栅极驱动电路,像素电路包括控制数据信号输入的写入晶体管和控制数据信号输入至驱动晶体管的栅极的补偿晶体管;第一输出模块的输出端与写入晶体管的栅极电连接,第二输出模块的输出端与补偿晶体管的栅极电连接。

12、本申请提供的栅极驱动电路及显示面板,通过在第二晶体管的第二极与低电位线之间串联增压模块,在第一晶体管导通的情况下,可以提高第二晶体管的第二极的电位,降低了第二晶体管的开态电流,能够提高并稳定第二栅极驱动信号的脉冲幅度;同步地,通过提高第二晶体管的第二极的电位,可以改善第二晶体管的阈值电压的负偏情况,从而增大了第二晶体管的阈值电压的负偏范围,避免了第二栅极驱动信号出现异常,进而提高了栅极驱动电路的信赖性。

13、又,通过级传信号选择模块、上拉控制模块以及第二输出模块可以输出脉冲数量更多的第二栅极驱动信号,同时还可以选择第二栅极驱动信号作为不同移位寄存器之间的级传信号;且通过级传信号选择模块、上拉控制模块、脉冲数量减少模块、第一反相模块以及第一输出模块还可以输出脉冲数量更少的第一栅极驱动信号,这可以满足对应像素电路在一帧中对栅极驱动信号的脉冲在时间、数量等方面的需要,从而能够驱动像素电路实现画质显示。

本文档来自技高网...

【技术保护点】

1.一种栅极驱动电路,其特征在于,所述栅极驱动电路包括多个移位寄存器,所述移位寄存器包括:

2.根据权利要求1所述的栅极驱动电路,其特征在于,所述增压模块包括至少一个晶体管,所述至少一个晶体管串接后串联于所述第二晶体管的第二极与低电位线之间,且所述至少一个晶体管的各栅极均与所述第二晶体管的栅极电连接。

3.根据权利要求2所述的栅极驱动电路,其特征在于,所述至少一个晶体管包括第三晶体管,所述第三晶体管的第一极与所述第二晶体管的第二极电连接,所述第三晶体管的第二极与所述低电位线电连接,所述第三晶体管的栅极与所述第二晶体管的栅极电连接,所述第三晶体管的沟道类型与所述第二晶体管的沟道类型相同。

4.根据权利要求3所述的栅极驱动电路,其特征在于,所述第二晶体管的栅极、所述第三晶体管的栅极均包括第一栅极和第二栅极,所述第二节点与所述第二晶体管的第一栅极、所述第二晶体管的第二栅极、所述第三晶体管的第一栅极、以及所述第三晶体管的第二栅极电连接。

5.根据权利要求4所述的栅极驱动电路,其特征在于,在所述第三晶体管导通的情况下,所述第二晶体管的第二极的电位小于或者等于-6.7V;所述第二晶体管、所述第三晶体管均为铟镓锌氧化物薄膜晶体管。

6.根据权利要求4所述的栅极驱动电路,其特征在于,所述第三晶体管的沟道宽长比大于或者等于8.57且小于或者等于20;所述第二晶体管、所述第三晶体管均为铟镓锌氧化物薄膜晶体管。

7.根据权利要求3所述的栅极驱动电路,其特征在于,所述至少一个晶体管还包括第四晶体管,所述第四晶体管的第一极与所述第三晶体管的第二极电连接,所述第四晶体管的第二极与所述低电位线电连接,所述第四晶体管的栅极与所述第二晶体管的栅极电连接,所述第四晶体管的沟道类型与所述第三晶体管的沟道类型相同。

8.根据权利要求1-7任一项所述的栅极驱动电路,其特征在于,所述增压模块用于在所述第二节点的电位为低电位的情况下,抬高所述第二晶体管的第二极的电位。

9.根据权利要求1-7任一项所述的栅极驱动电路,其特征在于,所述增压模块用于提高并稳定所述第二栅极驱动信号的高电位。

10.一种显示面板,其特征在于,所述显示面板包括:

...

【技术特征摘要】

1.一种栅极驱动电路,其特征在于,所述栅极驱动电路包括多个移位寄存器,所述移位寄存器包括:

2.根据权利要求1所述的栅极驱动电路,其特征在于,所述增压模块包括至少一个晶体管,所述至少一个晶体管串接后串联于所述第二晶体管的第二极与低电位线之间,且所述至少一个晶体管的各栅极均与所述第二晶体管的栅极电连接。

3.根据权利要求2所述的栅极驱动电路,其特征在于,所述至少一个晶体管包括第三晶体管,所述第三晶体管的第一极与所述第二晶体管的第二极电连接,所述第三晶体管的第二极与所述低电位线电连接,所述第三晶体管的栅极与所述第二晶体管的栅极电连接,所述第三晶体管的沟道类型与所述第二晶体管的沟道类型相同。

4.根据权利要求3所述的栅极驱动电路,其特征在于,所述第二晶体管的栅极、所述第三晶体管的栅极均包括第一栅极和第二栅极,所述第二节点与所述第二晶体管的第一栅极、所述第二晶体管的第二栅极、所述第三晶体管的第一栅极、以及所述第三晶体管的第二栅极电连接。

5.根据权利要求4所述的栅极驱动电路,其特征在于,在所述第三晶体管导通的情...

【专利技术属性】
技术研发人员:袁宾周星宇陈诚
申请(专利权)人:武汉华星光电半导体显示技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1