【技术实现步骤摘要】
本专利技术涉及用关态栅隔离抑制单粒子瞬态的，具体为纳米cmos工艺下一种关态栅隔离的单粒子瞬态版图加固方法。
技术介绍
1、在宇宙空间中，存在大量高能粒子(质子、电子、重离子等)。集成电路受到这些高能粒子的轰击后，会产生单粒子瞬态(set)。单粒子瞬态对于集成电路的正常工作将产生极大的负面影响，例如，当单粒子瞬态脉冲传播至集成电路内部的存储节点时，如果满足相应的时序约束则会转化为单粒子翻转(seu)。高能粒子轰击集成电路的线性能量转移(let)值越高，产生的单粒子瞬态脉冲宽度越大，对集成电路正常工作构成的威胁就越大。航空、航天领域中使用的集成电路都会受到单粒子瞬态的威胁，使集成电路工作不稳定，甚至产生致命的错误，因此开发先进的集成电路抗单粒子瞬态加固技术尤为重要。
2、随着工艺尺度的缩减，集成电路中晶体管与晶体管之间的距离也在不断缩减，这使得单个高能粒子的轰击能够同时影响多个晶体管，相邻逻辑节点之间的单粒子电荷共享收集成为了一种普遍的现象。在180nm和130nm等深亚微米工艺下，单个高能粒子的轰击还不足以影响多个敏感区，敏感区是高能粒子轰击将导致单粒子瞬态产生的区域。但是在65nm等纳米工艺下，单个高能粒子的轰击所能影响的区域却覆盖了多个敏感区，导致多个节点同时出现单粒子电荷收集。
3、用浅沟槽隔离来隔离深亚微米下的器件，可以有效的抑制电荷共享，浅沟槽隔离是一种常见的隔离技术，能够实现高密度的隔离，适用于深亚微米器件和dram等高密度存储电路，工艺复杂。
4、由于在65nm工艺下电荷共享效应
5、先进cmos逻辑电路中的单粒子瞬态脉冲截断这种思想可以被扩展运用于set的加固，即通过增强后一级逻辑节点的电荷共享收集能力来增加这种set脉冲截断效应，从而更好地实现对前一级逻辑节点所产生的set的抑制，基于这种思想，本专利技术提出了利用关态栅隔离的方法来改进的现有相关技术中存在的问题。
技术实现思路
1、本专利技术的目的在于提供纳米cmos工艺下一种采用关态栅隔离技术能够有效的增强电荷共享，set脉冲截断效应增强，从而有利于减少set脉冲的宽度以减少系统总的软错误率，而且这种方法面积开销小，对于nmos也有很好的加固效果的关态栅隔离的单粒子瞬态版图加固方法，以解决上述
技术介绍
中提出的问题。
2、为实现上述目的，本专利技术提供如下技术方案：纳米cmos工艺下一种关态栅隔离的单粒子瞬态版图加固方法，所述
3、对于pmos：采用关态栅隔离，使得高能粒子轰击前一级的敏感区，高能粒子轰击产生的电子向后一级区域扩散，后一级pmos的双极效应增强，后一级的电荷收集显著增加，同时高能粒子轰击产生的空穴直接扩散到后一级被pmos的漏极收集；
4、对于nmos：采用关态栅隔离之后，高能粒子轰击前一级的敏感区时，轰击产生的电子能够直接扩散到后一级nmos区域被其漏极收集。
5、优选的，所述版图结构中存在两个有输入输出关系的相邻逻辑节点时，通过关态栅隔离，对于pmos区域，pmos版图由前一级pmos管和后一级pmos管构成，对于nmos区域，nmos版图由前一级nmos管和后一级nmos管构成。
6、优选的，所述两个pmos管之间添加一个关态栅进行隔离，且关态栅接电源，对于nmos区域，也在两个nmos管之间添加一个关态栅进行隔离，且关态栅接地。
7、优选的，所述相邻两pmos或nmos通常有两种常用的放置结构，两种常用的放置结构不同之处在于源漏的放置不同；
8、高能粒子轰击左边的敏感区d时，高能粒子引发的电荷绕过sti被右边的敏感区收集；
9、用关态栅隔离方法隔离两个敏感区，当高能粒子轰击左边的敏感区时，高能粒子引发的电荷直接扩散到右边区域。
10、与现有技术相比，本专利技术的有益效果是：
11、(1)高能粒子轰击产生的空穴也能够直接扩散到后一级被pmos的漏极收集，所以后一级的电荷共享收集显著增加，从而set脉冲截断效应也显著增强；
12、(2)相邻两pmos通常有两种常用的放置结构，其中不同之处在于源漏的放置不同，在这种结构中，当高能粒子轰击左边的敏感区d时，高能粒子引发的电荷必须要绕过sti，才能被右边的敏感区收集，所以sti在一定程度上抑制了电荷的共享收集；
13、(3)该方法采用关态栅隔离技术能够有效的增强电荷共享，set脉冲截断效应增强，从而有利于减少set脉冲的宽度以减少系统总的软错误率，而且这种方法面积开销小，对于nmos也有很好的加固效果。
本文档来自技高网...【技术保护点】
1.纳米CMOS工艺下一种关态栅隔离的单粒子瞬态版图加固方法，其特征在于：所述
2.根据权利要求1所述的纳米CMOS工艺下一种关态栅隔离的单粒子瞬态版图加固方法，其特征在于：所述版图结构中存在两个有输入输出关系的相邻逻辑节点时，通过关态栅隔离，对于PMOS区域，PMOS版图由前一级PMOS管和后一级PMOS管构成，对于NMOS区域，NMOS版图由前一级NMOS管和后一级NMOS管构成。
3.根据权利要求1所述的纳米CMOS工艺下一种关态栅隔离的单粒子瞬态版图加固方法，其特征在于：所述两个PMOS管之间添加一个关态栅进行隔离，且关态栅接电源，对于NMOS区域，也在两个NMOS管之间添加一个关态栅进行隔离，且关态栅接地。
4.根据权利要求1所述的纳米CMOS工艺下一种关态栅隔离的单粒子瞬态版图加固方法，其特征在于：所述相邻两PMOS或NMOS通常有两种常用的放置结构，两种常用的放置结构不同之处在于源漏的放置不同；
【技术特征摘要】
1.纳米cmos工艺下一种关态栅隔离的单粒子瞬态版图加固方法，其特征在于：所述
2.根据权利要求1所述的纳米cmos工艺下一种关态栅隔离的单粒子瞬态版图加固方法，其特征在于：所述版图结构中存在两个有输入输出关系的相邻逻辑节点时，通过关态栅隔离，对于pmos区域，pmos版图由前一级pmos管和后一级pmos管构成，对于nmos区域，nmos版图由前一级nmos管和后一级nmos管构成。
3.根据权利要...
【专利技术属性】
技术研发人员：陈建军，郭阳，梁斌，池雅庆，罗登，王珣，沈凡，郭昊，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。