利用三块掩模板制作垂直双极性晶体管的方法技术

本发明专利技术的利用三块掩模板制作垂直双极性晶体管的方法包括以下步骤：在形成ＣＭＯＳ双阱的过程中，对第一导电类型的衬基的双极性晶体管区进行第一导电类型掺杂，形成集电极；在所述衬基的表面上形成多晶硅层，以第二导电类杂质对该多晶硅层进行选择性掺杂，以形成基极引出区；在所述多晶硅层的表面上依次形成氧化层和氮化层；去分氮化层、氧化层和基极引出区，形成双极性晶体管区的窗口；在所述窗口内形成第二导电类型的硅锗外延层作为基极；在所述窗口内形成侧墙；淀积第一导电类型的多晶硅填充所述窗口，再去除部分该第一导电类型的多晶硅，形成发射极；去除部分氮化层、氧化层及所述衬基表面上的部分多晶硅层，露出所述基极引出区。

【技术实现步骤摘要】

本专利技术涉及BiCOMS工艺，尤其涉及一种利用三块掩模板制作垂直双极性晶体管 的方法。
技术介绍
BiCOMS技术是结合CMOS和双极性晶体管这两类半导体结构于一体的技术，它集 合了 CMOS和双极技术的优良性能。BiCOMS技术不仅具有CMOS结构的低功耗、高集成度的 优点，还具有TTL或ECL器件结构的高电流驱动能力，具备速度优势。随着半导体器件规模的不断扩大，对大规模和超大规模集成电路的性能要求越来 越高，对BiCOMS器件的要求也越来越高。
技术实现思路
本专利技术的目的在于提供一种，以硅 锗半导体材料作基极，改善了 BiCOMS半导体器件的性能。为了达到上述的目的，本专利技术提供一种利用三块掩模板制作垂直双极性晶体管 的方法，包括以下步骤在形成CMOS双阱的过程中，对第一导电类型的衬基的双极性晶体 管区进行第一导电类型掺杂，以形成双极性晶体管的集电极；在所述衬基的表面上形成多 晶硅层，以第二导电类杂质对该多晶硅层进行选择性掺杂，以形成双极性晶体管的基极引 出区；在所述多晶硅层的表面上依次形成氧化层和氮化层；去除所述集电极上方部分氮化 层、氧化层和基极引出区，以形成双极性晶体管区的窗口 ；在所述窗口内形成第二导电类型 的硅锗外延层作为双极性晶体管的基极；在所述窗口内形成侧墙；淀积第一导电类型的多 晶硅填充所述窗口，再去除部分该第一导电类型的多晶硅，以形成双极性晶体管的发射极； 去除部分氮化层和氧化层；去除所述衬基表面上的部分多晶硅层，显露出所述基极引出区。上述，其中，对所述衬基表面上的 多晶硅层进行选择性掺杂的具体步骤是，在所述多晶硅层的表面上涂上光刻胶，通过曝光 将第一掩模版上的图案复制到所述光刻胶上，定义双极性晶体管的基极引出区；以所述光 刻胶为掩蔽，对选定区域进行N型杂质掺杂，形成基极引出区，再去除所述光刻胶。上述，其中，所述第一掩模版与 CMOS工艺中定义栅极的掩模版为同一掩模版。上述，其中，形成双极性晶体管区 的窗口的具体步骤是，在所述氮化硅层的表面上涂上光刻胶，通过曝光将第二掩模版上的 图案复制到所述光刻胶上，定义双极性晶体管区的窗口 ；以所述光刻胶为掩蔽，刻蚀掉部分 所述氮化硅层、氧化层和基极引出区，在所述集电极上方形成双极性晶体管区的窗口。上述，其中，所述硅锗外延层形成 在所述集电极的表面以及所述基极弓I出区的侧壁。上述，其中，在所述窗口内形成侧墙的具体步骤是，淀积二氧化硅填充所述窗口 ；采用各项异性刻蚀法刻蚀所述二氧化硅，直 至露出所述氮化硅层，在所述氮化硅层、氧化层和硅锗外延层的侧壁上形成侧墙。上述，其中，形成双极性晶体管的 发射极的具体步骤是，淀积第一导电类型的多晶硅填充所述窗口 ；在所述第一导电类型的 多晶硅的表面上涂上光刻胶，通过曝光将第三掩模版上的图案复制到所述光刻胶上，定义 双极性晶体管的发射极；以所述光刻胶为掩蔽，刻蚀掉所述氮化层表面上的部分第一导电 类型的多晶硅，形成双极性晶体管的发射极。上述，其中，去除所述衬基表面上 的部分多晶硅层，显露出所述基极引出区的具体步骤是，在所述衬基表面上的多晶硅层和 发射极的表面上，以及所述氧化层、氮化层和发射极的侧壁上涂上光刻胶，通过曝光将所述 第一掩模版上的图案复制到所述光刻胶上；以所述光刻胶为掩蔽，刻蚀掉所述衬基表面上 除所述基极引出区外的多晶硅，显露出所述基极引出区；去除所述光刻胶。上述，其中，去除所述衬基表面上 的部分多晶硅层，显露出所述基极引出区的步骤与刻蚀CMOS栅极的步骤同步进行。本专利技术的以硅锗外延层作基极，工 作频率高，放大增益大，改善了 BiCOMS半导体器件的性能；本专利技术的充分将CMOS工艺和双极 性晶体管工艺融合起来，简化了 BiCOMS工艺，节省了制造成本和时间。附图说明本专利技术的由以下的实施例及附图全A屮 口 QQ ο图IA 图IR是本专利技术的流程图。 具体实施例方式以下将结合图IA 图IR对本专利技术的利用三块掩模板制作垂直双极性晶体管的方 法作进一步的详细描述。以制作PNP型双极性晶体管为例详细说明本专利技术利用三块掩模板制作垂直双极 性晶体管的方法参见图1Α，对P型衬基101进行深层N型杂质掺杂，在所述P型衬基101的下部形 成N阱102，再在所述P型衬基101的表面下方形成氧化隔离槽103 ；例如采用离子注入法对所述P型衬基101进行深层掺杂；例如采用浅槽隔离(shallow trench isolation, STI)方法制作所述氧化隔离槽 103 ；参见图1B，在形成CMOS的P阱的同时，对双极性晶体管区进行P型掺杂，形成集电 极 104 ；例如采用离子注入法进行P型杂质掺杂，对CMOS结构而言，形成P阱，对双极性晶 体管结构而言，形成双极性晶体管的集电极104 ；参见图1C，在所述P型衬基101的表面上形成多晶硅层105 ；例如采用化学气相淀积CVD法在所述P型衬基101的表面上淀积多晶硅层105 ；对CMOS结构而言，该多晶硅层105用于制作栅极，对双极性晶体管结构而言，该多 晶硅层105用于形成双极性晶体管的基极引出区；参见图1D，在所述多晶硅层105的表面上涂上光刻胶201，通过曝光将第一掩模版 301上的图案复制到所述光刻胶201上，所述第一掩模版301上的图案定义了双极性晶体管 的基极引出区；所述第一掩模版301与CMOS工艺中定义栅极的掩模版为同一掩模版；参见图1E，以光刻胶201为掩蔽，对所述多晶硅层105进行选择性N型杂质掺杂， 形成双极性晶体管的基极引出区106，再去除所述光刻胶201 ；所述基极引出区106覆盖在所述集电极104及氧化隔离槽103的表面上；参见图1F，在所述多晶硅层105的表面上形成氧化层107、在所述氧化层107的表 面上形成氮化硅层108 ；所述氧化层107为二氧化硅；例如采用化学气相淀积CVD法在所述多晶硅层105的表面上淀积二氧化硅；例如采用化学气相淀积CVD法在所述氧化层107的表面上淀积氮化硅层108 ；参见图1G，在所述氮化硅层108的表面上涂上光刻胶202，通过曝光将第二掩模版 302上的图案复制到所述光刻胶202上，所述第二掩模版302上的图案定义了双极性晶体管 区的窗口 ；参见图1H，以所述光刻胶202为掩蔽，刻蚀掉部分所述氮化硅层108、氧化层107 和基极引出区106，在所述集电极104上方形成双极性晶体管区的窗口 109 ；例如采用干法刻蚀去除掉所述集电极104上方部分所述基极引出区106、氧化层 107和氮化硅层108 ；参见图II，以所述光刻胶202为掩蔽，在所述窗口 109内形成N型硅锗外延层110， 再去除所述光刻胶202;所述N型硅锗外延层110为双极性晶体管的基极；所述N型硅锗外延层110形成在所述集电极104的表面上以及所述基极引出区 106的侧壁；可以先采用化学气相淀积CVD法淀积硅锗外延层，再采用离子注入法对该硅锗外 延层进行N型杂质掺杂；也可以在淀积硅锗外延层的同时进行掺杂；采用掺杂的硅锗半导体材料作双极性晶体管的基极可提高BiCOMS半导体器件的 工作频率和放大增益；参见图1J，以氧化物填充所述窗口 109，形成氧化层111 ；所述氧化物为二氧化硅；例如采用化学气相淀积CVD法淀积二氧化硅填充所述窗口 109 ；本文档来自技高网...

【技术保护点】
一种利用三块掩模板制作垂直双极性晶体管的方法，其特征在于，包括以下步骤：在形成ＣＭＯＳ双阱的过程中，对第一导电类型的衬基的双极性晶体管区进行第一导电类型掺杂，以形成双极性晶体管的集电极；在所述衬基的表面上形成多晶硅层，以第二导电类杂质对该多晶硅层进行选择性掺杂，以形成双极性晶体管的基极引出区；在所述多晶硅层的表面上依次形成氧化层和氮化层；去除所述集电极上方部分氮化层、氧化层和基极引出区，以形成双极性晶体管区的窗口；在所述窗口内形成第二导电类型的硅锗外延层作为双极性晶体管的基极；在所述窗口内形成侧墙；淀积第一导电类型的多晶硅填充所述窗口，再去除部分该第一导电类型的多晶硅，以形成双极性晶体管的发射极；去除部分氮化层和氧化层；去除所述衬基表面上的部分多晶硅层，显露出所述基极引出区。

【技术特征摘要】

【专利技术属性】
技术研发人员：王灼平，孙涛，白凡飞，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]