System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种掩膜版结构及其拐角边缘放置误差值的统计方法技术_技高网

一种掩膜版结构及其拐角边缘放置误差值的统计方法技术

技术编号:40185145 阅读:17 留言:0更新日期:2024-01-26 23:49
本发明专利技术提供一种掩膜版结构及其拐角边缘放置误差值的统计方法,掩膜版结构包括:掩膜版主体;多个主图形,设置于所述掩膜版主体上,在一组主图形中,多个主图形沿所述掩膜版主体的横向方向上布置,相邻两个主图形在所述掩膜版主体的纵向方向上存在间距;以及多个辅助图形,设置于每个所述主图形的周围,每个所述辅助图形设有孔洞;其中,在一组主图形中,每个主图形与两个辅助图形对应,两个所述辅助图形关于其对应的所述主图形对称设置。本发明专利技术可提高掩膜版结构在曝光处理后通孔的真圆度,提高通孔和金属层的接触面积,并提高半导体产品的良率。

【技术实现步骤摘要】

本专利技术涉及半导体领域,特别是涉及一种掩膜版结构及其拐角边缘放置误差值的统计方法


技术介绍

1、在集成电路的制造过程中,基于模型的光学邻近效应修正(model-based opticalproximity correction),从90nm技术节点开始被广泛应用。设计图形的尺寸和环境对model-based opc的修正结果影响很大,现有技术中的via(通孔)设计图形,由于周边环境的不对称,其中一角处的cepe(corner edge placement error,拐角边缘放置误差)较大,其对角处的cepe较小,此时的通孔的外形呈一头大一头小的非正圆形状。目前,由于设计图形的非对称性,现有技术中没有办法解决通孔变形的问题,因此在wafer(晶圆)上出现不圆的孔洞是无法避免的;然而,这种不圆的通孔在与金属层覆盖后,会因为接触面积的不充分,使产品的电阻变大,致使产品的良率下降。因此,存在待改进之处。


技术实现思路

1、鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种半导体芯片的掩膜版及其检测方法,用于改善现有技术中通孔变形的技术问题。

2、为实现上述目的及其他相关目的,本专利技术提供一种半导体制程的掩膜版结构,包括:

3、掩膜版主体;

4、多个主图形,设置于所述掩膜版主体上,在一组主图形中,多个主图形沿所述掩膜版主体的横向方向上布置,相邻两个主图形在所述掩膜版主体的纵向方向上存在间距;以及

5、多个辅助图形,设置于每个所述主图形的周围,每个所述辅助图形设有孔洞;

6、其中,在一组主图形中,每个主图形与两个辅助图形对应,两个所述辅助图形关于其对应的所述主图形对称设置。

7、在本专利技术的一个实施例中,在一组所述主图形的相同一侧,每个主图形与其对应的辅助图形之间的距离相同。

8、在本专利技术的一个实施例中,所述辅助图形的形状与所述孔洞的形状对应,所述孔洞位于所述辅助图形的中央位置处。

9、在本专利技术的一个实施例中,所述辅助图形的形状与所述主图形的形状对应。

10、在本专利技术的一个实施例中,所述辅助图形侧边外轮廓的大小与所述主图形外轮廓的大小相同。

11、在本专利技术的一个实施例中,所述孔洞的尺寸和所述辅助图形的尺寸的比值范围为1/4~3/4。

12、在本专利技术的一个实施例中,所述辅助图形的形状与孔洞的形状与主图形形状对应。

13、在本专利技术的一个实施例中,辅助图形曝光强度小于等于主图形曝光强度的1/2。

14、本专利技术还提出一种掩膜版结构的拐角边缘放置误差值的统计方法,包括:

15、在掩膜版主体上设置多个主图形,在一组主图形中,将多个主图形沿所述掩膜版主体的横向方向上布置,将相邻两个主图形在所述掩膜版主体的纵向方向上存在间距;

16、在每个主图形的周围设置两个辅助图形,对每个所述辅助图形开设孔洞;

17、调整辅助图形的位置,以使得两个所述辅助图形关于其对应的所述主图形对称设置;

18、对所述主图形和所述辅助图形曝光,以进行光学邻近效应修正处理;以及

19、统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值。

20、在本专利技术的一个实施例中,所述统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值的步骤之后,包括:

21、计算主图形对应的拐角边缘放置误差最大值与拐角边缘放置误差最小值的差值,当该差值超过预设误差阈值时,调整所述辅助图形的位置和大小;

22、再次进行所述主图形和所述辅助图形曝光,以统计所述主图形对应的拐角边缘放置误差值。

23、在本专利技术的一个实施例中,所述统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值的步骤之后,包括:

24、计算主图形对应的拐角边缘放置误差最大值与拐角边缘放置误差最小值的差值,当该差值不超过预设误差阈值时,并且当辅助图形曝光强度大于预设辅助图形曝光强度阈值时,调整所述辅助图形的位置和大小;

25、再次对所述主图形和所述辅助图形曝光,以统计所述主图形对应的拐角边缘放置误差值及所述辅助图形曝光强度。

26、如上所述,本专利技术的一种半导体制程的掩膜版图形及其检测方法,本申请意想不到的技术效果是:通过在主图形的周围空间添加辅助图形,并可对辅助图形的大小和位置进行调整,使主图形的周围环境尽量相似,以将一角处的cepe(拐角边缘放置误差)与其对角处的cepe差值范围控制在3nm之内。本申请在保证辅助图形能够起到良好光学邻近效应修正的作用时,还能避免了辅助图形在曝光过程中发生图形的转移。本申请可提高掩膜版结构在曝光处理后通孔的真圆度,提高通孔和金属层的接触面积,提高半导体产品的良率。

本文档来自技高网...

【技术保护点】

1.一种半导体制程的掩膜版结构,其特征在于,包括:

2.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,在一组所述主图形的相同一侧,每个主图形与其对应的辅助图形之间的距离相同。

3.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,所述辅助图形侧边外轮廓的大小与所述主图形外轮廓的大小相同。

4.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,所述孔洞的尺寸和所述辅助图形的尺寸的比值范围为1/4~3/4。

5.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,所述辅助图形的形状与所述孔洞的形状对应,所述孔洞位于所述辅助图形的中央位置处。

6.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,所述辅助图形的形状与所述主图形的形状对应。

7.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,辅助图形曝光强度小于等于主图形曝光强度的1/2。

8.一种掩膜版结构的拐角边缘放置误差值的统计方法,其特征在于,包括:

9.根据权利要求8所述的掩膜版结构的拐角边缘放置误差值的统计方法,其特征在于,所述统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值的步骤之后,包括:

10.根据权利要求8所述的掩膜版结构的拐角边缘放置误差值的统计方法,其特征在于,所述统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值的步骤之后,包括:

...

【技术特征摘要】

1.一种半导体制程的掩膜版结构,其特征在于,包括:

2.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,在一组所述主图形的相同一侧,每个主图形与其对应的辅助图形之间的距离相同。

3.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,所述辅助图形侧边外轮廓的大小与所述主图形外轮廓的大小相同。

4.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,所述孔洞的尺寸和所述辅助图形的尺寸的比值范围为1/4~3/4。

5.根据权利要求1所述的半导体制程的掩膜版结构,其特征在于,所述辅助图形的形状与所述孔洞的形状对应,所述孔洞位于所述辅助图形的中央位置处。

6.根据权利...

【专利技术属性】
技术研发人员:洪银罗招龙刘秀梅王康赵广
申请(专利权)人:合肥晶合集成电路股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1