【技术实现步骤摘要】
本专利技术涉及集成电路，特别涉及一种波形发生电路。
技术介绍
1、当前，在贸易摩擦的大背景下，相互之间的竞争开始触及到更多更深的层面，要想在这场竞争中获得优势，就需要国产化替代。在这样的背景下，需要把原先设计的射频板卡中相关功能芯片找到合适的国产化且非伪空包替代芯片。
2、数字电位计功能电路是一款进口芯片，可以输出分辨率为八位的电平电压。当数字电位器芯片接上电源后，通过spi通信，mcu给出相应的指令，根据指令调节内置阻抗，来为下一级提供合适的电平电位。国产数字电位器的解决方案主要有电压分压电路以及可编程电阻器等，这些方案中需要手动调节电阻，而且器件也比较大，不适合用在板卡上，所以在查找国产化芯片的过程中发现在国内并没有可完全替换数字电位器的功能芯片。
3、考虑到传统的数字电位器存在数字电位器功能单一、以及在调节电平的精度方面有所欠缺的问题，虽然数字电位器也有其相应的优点，比如体积小，外围电路简单，但为了配合公司国产化替代，找到能对应功能以及精度更加优化，且操作性更强的功能电路，以目标为导向，既可以代替数字电位器的功能，又能弥补数字电位器的不足，因此，亟需一种新型由da芯片搭建，既能实现数字电位器的功能，又能够实现任意电平以及波形，进行功能实现与升级。
技术实现思路
1、本专利技术的目的在于提供一种波形发生电路，以解决无国产芯片替换数字电位器的问题，并对原技术实现升级。
2、为解决上述技术问题，本专利技术提供了一种波形发生电路，包括：数模转换器、
3、所述时钟驱动差分电路用于给所述数模转换器提供合适的差分波形；
4、所述电源供电电路为所述数模转换器提供各种电压；
5、所述硬件配置电路为所述数模转换器提供合适的工作模式；
6、所述数据配置电路将所述数模转换器的spi通讯接口与微控制器相接，进行指令传输与数据配置，实现多种波形的生成。
7、在一种实施方式中，所述硬件配置电路外接阻容配置满量程输出电流，端口模式操作信号，输出口；所述数据配置电路与所述数据转换器通过串行通信端口相连，方便与多种工业标准微控制器和微处理器接口通信。
8、在一种实施方式中，所述时钟驱动差分电路包括100m差分晶振以及lvds时钟驱动电路，所述100m差分晶振的输出端与所述lvds时钟驱动电路的输入端相连，所述lvds时钟驱动电路的输出端与所述数模转换器的输入端相连；其中，
9、所述100m差分晶振为差分输出晶振，输出的逻辑为低电压差分信号，输出的差分信号进入所述lvds时钟驱动电路；所述lvds时钟驱动电路将输入的差分信号处理成一个低抖动的时钟信号，处理过的差分信号再进入所述数模转换器。
10、在一种实施方式中，所述电源供电电路为所述数模转换器提供相应的数字电源与模拟电源；其中提供1.8v与3.3v两种电源电压；
11、1.8v主要给数字电源供电，一路为时钟信号，为所述数模转换器的时钟信号提供电源；还有一路是给所述数模转换器的1.8v数字信号提供电源；
12、3.3v主要给所述数模转换器的数字信号与模拟信号提供电源。
13、在一种实施方式中，所述硬件配置电路设置的功能包括硬件复位，满量程电流输出，基准电压源。
14、在一种实施方式中，所述数据配置电路由微控制器给串行接口的时钟、使能给出时钟信号与使能信号，并在指令周期与数据传递周期给出相应的协议指令，在指令操作下所述数据转换器识别写入该spi寄存器的指令信号，并接收到16位数字信号，从而转换成相应的模拟信号输出。
15、在一种实施方式中，所述数据配置电路中的sclk为串行时钟，串行时钟的管脚用于同步输入/输出器件的数据，并运行内部的状态机；所述数据配置电路中的csb为片选信号，片选信号为低电平有效，用于启动并选通一个通信周期，当片选为高电平时，sdio管脚进入高阻状态。
16、本专利技术提供的一种波形发生电路，具有以下有益效果：
17、(1)具有外围电路简单、具有双通道、16位高动态范围的特点；
18、(2)本专利技术的电路操作简单，配置灵活，用户可以通过串行端口进行读/写操作，访问所有的配置寄存器；
19、(3)不仅克服了原数字电位器只能调整电平的单一功能，还能实现可编程差分输出电流能力使输出波形精度更高。
本文档来自技高网...【技术保护点】
1.一种波形发生电路，其特征在于，包括：数模转换器、时钟驱动差分电路、电源供电电路、硬件配置电路和数据配置电路；所述时钟驱动差分电路、所述电源供电电路、所述硬件配置电路、所述数据配置电路均与所述数模转换器相连；
2.如权利要求1所述的波形发生电路，其特征在于，所述硬件配置电路外接阻容配置满量程输出电流，端口模式操作信号，输出口；所述数据配置电路与所述数据转换器通过串行通信端口相连，方便与多种工业标准微控制器和微处理器接口通信。
3.如权利要求1所述的波形发生电路，其特征在于，所述时钟驱动差分电路包括100M差分晶振以及LVDS时钟驱动电路，所述100M差分晶振的输出端与所述LVDS时钟驱动电路的输入端相连，所述LVDS时钟驱动电路的输出端与所述数模转换器的输入端相连；其中，
4.如权利要求1所述的波形发生电路，其特征在于，所述电源供电电路为所述数模转换器提供相应的数字电源与模拟电源；其中提供1.8V与3.3V两种电源电压；
5.如权利要求1所述的波形发生电路，其特征在于，所述硬件配置电路设置的功能包括硬件复位，满量程电流输出，基准电
6.如权利要求1所述的波形发生电路，其特征在于，所述数据配置电路由微控制器给串行接口的时钟、使能给出时钟信号与使能信号，并在指令周期与数据传递周期给出相应的协议指令，在指令操作下所述数据转换器识别写入该SPI寄存器的指令信号，并接收到16位数字信号，从而转换成相应的模拟信号输出。
7.如权利要求6所述的波形发生电路，其特征在于，所述数据配置电路中的SCLK为串行时钟，串行时钟的管脚用于同步输入/输出器件的数据，并运行内部的状态机；所述数据配置电路中的CSB为片选信号，片选信号为低电平有效，用于启动并选通一个通信周期，当片选为高电平时，SDIO管脚进入高阻状态。
...【技术特征摘要】
1.一种波形发生电路，其特征在于，包括：数模转换器、时钟驱动差分电路、电源供电电路、硬件配置电路和数据配置电路；所述时钟驱动差分电路、所述电源供电电路、所述硬件配置电路、所述数据配置电路均与所述数模转换器相连；
2.如权利要求1所述的波形发生电路，其特征在于，所述硬件配置电路外接阻容配置满量程输出电流，端口模式操作信号，输出口；所述数据配置电路与所述数据转换器通过串行通信端口相连，方便与多种工业标准微控制器和微处理器接口通信。
3.如权利要求1所述的波形发生电路，其特征在于，所述时钟驱动差分电路包括100m差分晶振以及lvds时钟驱动电路，所述100m差分晶振的输出端与所述lvds时钟驱动电路的输入端相连，所述lvds时钟驱动电路的输出端与所述数模转换器的输入端相连；其中，
4.如权利要求1所述的波形发生电路，其特征在于，所述电源供电电路为所述数模转...
【专利技术属性】
技术研发人员：蒋丽琴，
申请(专利权)人：北方通用电子集团有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。