【技术实现步骤摘要】
本公开一般涉及在集成电路(例如，光子集成电路)的制造期间的iii-v族半导体材料与氧化物材料的键合。
技术介绍
1、在集成电路的制造期间，iii-v族半导体材料可以被键合到氧化物材料。如果水分子被捕获在iii-v族半导体材料和氧化物材料之间的界面处，则水分子会使键合降级。
技术实现思路
1、根据本公开的一些实施例，一种集成电路可以包括：衬底；布置在衬底上的掩埋氧化物层；布置在掩埋氧化物层上的硅层，硅层包括延伸通过硅层到掩埋氧化物层的蚀刻的垂直通道；布置在硅层上的氧化物材料，氧化物材料延伸到硅层中的垂直通道中；以及布置在氧化物材料上的iii-v族半导体层，其中在制造期间，迫使在iii-v族半导体层和氧化物材料之间存在的水分子通过垂直通道进入掩埋氧化物层，从而增强iii-v族半导体层和氧化物材料之间的键合。
2、根据本公开的一些实施例，集成电路可以可选地被配置成使得硅层还包括仅部分地延伸到硅层中的蚀刻的横向通道，氧化物材料延伸到硅层中的横向通道中，横向通道从iii-v族半导体层的外围的内部横向延伸到iii-v族半导体层的外围的外部。
3、根据本公开的一些实施例，集成电路可以可选地被配置成使得垂直通道跨iii-v族半导体层的区域以第一重复图案被定位；并且横向通道围绕iii-v族半导体层的外围以第二重复图案被定位。
4、根据本公开的一些实施例，集成电路可以可选地被配置成使得至少一些垂直通道与至少一些横向通道交叉。
5、根据本公开的一些实施例，
6、根据本公开的一些实施例，集成电路可以可选地被配置成使得iii-v族半导体层被包括在iii-v族半导体芯片上；并且在制造期间，迫使iii-v族半导体芯片抵靠平坦化的氧化物层以迫使水分子通过垂直通道进入掩埋氧化物层。
7、根据本公开的一些实施例，集成电路可以可选地被配置成使得在制造期间：将硅层蚀刻至第一深度以形成横向通道；以及将硅层蚀刻至与第一深度不同的第二深度以在硅层中形成波导。
8、根据本公开的一些实施例，集成电路可以可选地被配置成使得在制造期间：将硅层蚀刻至第一深度以在硅层中形成横向通道并形成波导。
9、根据本公开的一些实施例，集成电路可以可选地被配置成使得衬底由硅(si)形成；掩埋氧化物层由二氧化硅(sio2)形成；氧化物材料是二氧化硅；并且iii-v族半导体层由磷化铟(inp)形成。
10、根据本公开的一些实施例，一种制造集成电路的方法可以包括：提供绝缘体上硅晶圆，绝缘体上硅晶圆包括衬底、布置在衬底上的掩埋氧化物层，以及布置在掩埋氧化物层上的硅层；蚀刻硅层的各部分以产生延伸通过硅层到掩埋氧化物层的垂直通道；将氧化物材料施加到硅层上，所施加的氧化物材料延伸到硅层中的垂直通道中；与氧化物材料接触地放置iii-v族半导体层；并且迫使iii-v族半导体层抵靠氧化物材料，以迫使在iii-v族半导体层和氧化物材料之间的界面处存在的水分子通过垂直通道进入掩埋氧化物层，从而增强iii-v族半导体层和氧化物材料之间的键合。
11、根据本公开的一些实施例，方法还可以可选地包括，在施加氧化物材料之前：部分地蚀刻硅层的各部分以在硅层中产生横向通道，横向通道被定位成当iii-v半导体层被放置成与氧化物材料接触时，使得横向通道从iii-v族半导体层的外围的内部横向延伸到iii-v族半导体层的外围的外部，其中当迫使iii-v族半导体层抵靠氧化物材料时，迫使在iii-v族半导体层和氧化物材料之间的界面处存在的至少一些水分子进入横向通道、经过iii-v族半导体层的外围，并且通过扩散到氧化物材料外以进入围绕iii-v族半导体层的外围并与氧化物材料相邻的大气。
12、根据本公开的一些实施例，方法可以可选地被配置成使得当iii-v族半导体层被放置成与氧化物材料接触时：垂直通道跨iii-v族半导体层的区域以第一重复图案被定位；并且横向通道围绕iii-v族半导体层的外围以第二重复图案被定位。
13、根据本公开的一些实施例，方法可以可选地被配置成使得至少一些垂直通道与至少一些横向通道交叉。
14、根据本公开的一些实施例，方法还可以可选地包括，在施加氧化物材料之前：部分地蚀刻硅层的各部分以在硅层中产生波导。
15、根据本公开的一些实施例，方法可以可选地被配置成使得将硅层蚀刻至第一深度以形成横向通道；以及将硅层蚀刻至与第一深度不同的第二深度以在硅层中形成波导。
16、根据本公开的一些实施例，方法可以可选地被配置成使得将硅层蚀刻至第一深度以在硅层中形成横向通道和波导。
17、根据本公开的一些实施例，方法还可以可选地包括，在施加氧化物材料之后并且在与氧化物材料接触地放置iii-v族半导体层之前：抛光氧化物材料以形成布置在硅层上的平坦化的氧化物层，其中与平坦化的氧化物层接触地放置iii-v族半导体层。
18、根据本公开的一些实施例，方法可以可选地被配置成使得在室温下将iii-v族半导体层放置成与氧化物材料层接触；并且在大气压和高于室温的温度下迫使iii-v族半导体层抵靠氧化物材料。
19、根据本公开的一些实施例，方法可以可选地被配置成使得在室温下将iii-v族半导体层放置成与氧化物材料层接触；并且在真空中和在高于室温的温度下迫使iii-v族半导体层抵靠氧化物材料。
20、根据本公开的一些实施例，集成电路可以包括：衬底；布置在衬底上的掩埋氧化物层；布置在掩埋氧化物层上的硅层，硅层包括延伸通过硅层到掩埋氧化物层的蚀刻的垂直通道，硅层包括仅部分地延伸到硅层中的蚀刻的横向通道；布置在硅层上的平坦化的氧化物层，平坦化的氧化物层由延伸到硅层中的垂直通道和横向通道中的氧化物材料形成；以及布置在氧化物材料上的iii-v族半导体层，横向通道从iii-v族半导体层的外围的内部横向延伸到iii-v族半导体层的外围的外部，垂直通道跨iii-v族半导体层的区域以第一重复图案被定位，横向通道围绕iii-v族半导体层的外围以第二重复图案被定位，其中在制造期间，迫使iii-v族半导体层和氧化物材料之间存在的至少一些水分子通过垂直通道进入掩埋氧化物层，从而增强iii-v族半导体层和氧化物材料之间的键合，并且其中在制造期间，迫使在iii-v族半导体层和氧化物材料之间存在的至少一些水分子进入横向通道、经过iii-v族半导体层的外围，并且通过扩散到氧化物材料外以进入围绕iii-v族半导体层的外围并与氧化物材料相邻的大气。
本文档来自技高网...【技术保护点】
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中所述经填充的通道是从所述硅层的内部横向延伸的经填充的横向通道。
3.根据权利要求1所述的集成电路，其中所述经填充的通道围绕所硅层的外围以重复图案被定位。
4.根据权利要求2所述的集成电路，其中所述硅层还包括经填充的垂直通道，所述水分通过所述经填充的垂直通道扩散。
5.根据权利要求4所述的集成电路，其中所述水分在制造期间被迫使远离所述异构半导体层进入所述经填充的垂直通道。
6.根据权利要求5所述的集成电路，其中所述经填充的垂直通道以重复图案在所述硅层中被蚀刻。
7.根据权利要求4所述的集成电路，其中所述经填充的垂直通道与所述硅层的平面垂直，并且其中所述经填充的横向通道沿着所述硅层的所述平面横向延伸。
8.根据权利要求1所述的集成电路，其中所述键合表面在制造期间通过抛光被平坦化。
9.根据权利要求8所述的集成电路，其中所述异构半导体层被包括在异构半导体芯片上。
10.根据权利要求9所述的集成电路，其中在制造期间，所
11.根据权利要求1所述的集成电路，其中所述硅层被蚀刻至一深度以形成所述通道。
12.根据权利要求11所述的集成电路，其中所述硅层包括从蚀刻所述硅层形成的波导。
13.根据权利要求12所述的集成电路，其中所述波导被蚀刻在另一深度处，所述另一深度与所述通道在所述硅层中被蚀刻至的所述深度不同。
14.根据权利要求12所述的集成电路，其中所述波导和所述通道在制造期间被蚀刻在所述硅层中的同一深度处。
15.根据权利要求1所述的集成电路，其中使用大气压和高于室温的温度，所述水分被迫使通过所述键合表面并且通过所述经填充的通道。
16.根据权利要求1所述的集成电路，其中以高于室温的温度使用真空，所述水分被迫使通过所述键合表面并且通过所述经填充的通道。
17.根据权利要求1所述的集成电路，其中所述集成电路包括掩埋氧化物层。
18.根据权利要求1所述的集成电路，其中所述键合材料包括氧化物材料。
19.根据权利要求1所述的集成电路，其中所述异构半导体层包括III-V族半导体层。
20.一种制造集成电路的方法，包括：
...【技术特征摘要】
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中所述经填充的通道是从所述硅层的内部横向延伸的经填充的横向通道。
3.根据权利要求1所述的集成电路，其中所述经填充的通道围绕所硅层的外围以重复图案被定位。
4.根据权利要求2所述的集成电路，其中所述硅层还包括经填充的垂直通道，所述水分通过所述经填充的垂直通道扩散。
5.根据权利要求4所述的集成电路，其中所述水分在制造期间被迫使远离所述异构半导体层进入所述经填充的垂直通道。
6.根据权利要求5所述的集成电路，其中所述经填充的垂直通道以重复图案在所述硅层中被蚀刻。
7.根据权利要求4所述的集成电路，其中所述经填充的垂直通道与所述硅层的平面垂直，并且其中所述经填充的横向通道沿着所述硅层的所述平面横向延伸。
8.根据权利要求1所述的集成电路，其中所述键合表面在制造期间通过抛光被平坦化。
9.根据权利要求8所述的集成电路，其中所述异构半导体层被包括在异构半导体芯片上。
10.根据权利要求9所述的集成电路，其中在制造期间，所述异构半导体芯片被迫使抵靠所述键合层，以使所述水分通过所述键合表面...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。