【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、闪存(flash)是一种非挥发性存储器(non-volatile memory，nvm)。闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
2、因nand闪存器件具有单元密度和存储密度高、且写入和擦除速度快等优势，逐渐成为了快闪存储器中较为普遍使用的一种结构，目前主要用于数码相机等的闪存卡和mp3播放机中。
3、但是，现有的nand闪存器件的性能仍有待提高。
技术实现思路
1、本专利技术解决的问题是提供一种半导体结构及其形成方法，以提高所形成的半导体结构的性能。
2、为解决上述问题，本专利技术提供了一种半导体结构，包括：
3、基底，基底包括源漏掺杂区；
4、源漏互连结构，位于源漏掺杂区上，且与源漏掺杂区电连接；
5、层间介质层，覆盖基底和源漏互连结构；
6、源漏插塞，位于层间介质层中，且与源漏互连结构电连接。
7、可选地，源漏互连结构包括第一栅极叠层结构和位于第一栅极叠层顶部的第一金属硅化物层；第一栅极叠层结构包括从下至上依次堆叠的第一浮置栅层、第一栅间介质层和第一控制栅层，且第一浮置栅层与第一控制栅层电连接。
8、可选地，第一栅间介质层中具有露出第一浮置栅层的第一开口，第一控制栅层还位于第
9、可选地，基底包括外围区，源漏掺杂区位于外围区内；
10、半导体结构还包括：
11、第一栅极结构，位于源漏掺杂区侧部的外围区上，且包括第二栅极叠层结构和位于所第二述栅极叠层结构顶部的第二金属硅化物层；第二栅极叠层结构包括从下至上依次堆叠的第二浮置栅层、第二栅间介质层和第二控制栅层，且第二浮置栅层与第二控制栅层电连接；
12、层间介质层还覆盖第一栅极结构；
13、第一栅极插塞，位于层间介质层中，且与第一栅极结构电连接。
14、可选地，第二栅间介质层中具有露出第二浮置栅层的第二开口，第二控制栅层还位于第二开口内，使得第二浮置栅层与第二控制栅层相接触。
15、可选地，第一栅极结构为逻辑栅极结构。
16、可选地，基底包括衬底，源漏掺杂区位于衬底内；
17、半导体结构还包括：
18、栅绝缘层，位于衬底上，且包括露出至少部分源漏掺杂区的第三开口，源漏互连结构的底部通过第三开口与源漏掺杂区相接触。
19、可选地，栅绝缘层的材料包括氧化硅。
20、相应地，本专利技术实施例还提供了一种半导体结构的形成方法，包括：
21、提供基底，基底包括源漏掺杂区；
22、在源漏掺杂区的基底上形成源漏互连结构；
23、在基底上形成覆盖源漏互连结构的层间介质层；
24、在层间介质层中形成位于源漏互连结构上的源漏插塞。
25、可选地，基底包括外围区，源漏掺杂区位于外围区内；
26、源漏互连结构包括第一栅极叠层结构和位于第一栅极叠层顶部的第一金属硅化物层；第一栅极叠层结构包括从下至上依次堆叠的第一浮置栅层、第一栅间介质层和第一控制栅层，且第一浮置栅层与第一控制栅层电连接；
27、形成源漏互连结构的步骤包括：在基底上形成浮栅材料层、位于浮栅材料层上的栅间介质材料层和位于栅间介质材料层上的控制栅材料层；图案化控制栅材料层、栅间介质材料层和控制栅材料层，形成第一栅极叠层结构；对第一控制栅层的顶部执行金属硅化物工艺，形成位于第一栅极叠层结构顶部的第一金属硅化物层。
28、可选地，第一栅间介质层中具有露出第一浮置栅层的第一开口，第一控制栅层还位于第一开口内，使得第一浮置栅层与第一控制栅层电连接；
29、形成位于栅间介质材料层上的控制栅材料层之前，形成源漏互连结构的步骤包括还包括：刻蚀栅间介质材料层，形成第一开口；形成第一开口之后，形成位于栅间介质材料层上的控制栅材料层，控制栅材料层还填充于第一开口内。
30、可选地，基底包括外围区，源漏掺杂区位于外围区内；
31、形成第一栅极叠层结构的过程中，还在源漏掺杂区侧部的外围区上形成第二栅极叠层结构，第二栅极叠层结构包括从下至上依次堆叠的第二浮置栅层、第二栅间介质层和第二控制栅层，且第二浮置栅层与第二控制栅层电连接；
32、在形成第一金属硅化物的过程中，还在第二栅极叠层结构的顶部形成第二金属硅化物层，第二栅极叠层结构与第二金属硅化物层构成第一栅极结构；
33、形成层间介质层之后，层间介质层还覆盖第一栅极结构；
34、在层间介质层中形成位于源漏互连结构上的源漏插塞的过程中，还在层间介质层中形成位于第一栅极结构上的第一栅极插塞。
35、可选地，第二栅间介质层中具有露出第二浮置栅层的第二开口，第二控制栅层还位于第二开口内，使得第二浮置栅层与第二控制栅层电连接；
36、形成位于栅间介质材料层中的第一开口的过程中，还在栅间介质材料层中形成第二开口；形成第二开口之后，形成位于栅间介质材料层上的控制栅材料层，控制栅材料层还填充于第二开口内。
37、可选地，在形成源漏插塞和第一栅极插塞的步骤包括：
38、在层间介质层中形成位于源漏互连结构上方的源漏接触孔和位于第一栅极结构上方的第一接触孔；
39、在源漏接触孔和第一接触孔内填充导电介质，形成源漏插塞、和第一栅极插塞。
40、可选地，源漏插塞和第一栅极插塞的材料分别包括钨和铜中至少一种。
41、可选地，基底包括衬底；
42、形成浮栅材料层之前，还包括：在衬底上形成栅绝缘层；
43、形成栅绝缘层之后，浮栅材料层位于栅绝缘层上。
44、可选地，源漏掺杂区位于衬底内；
45、源漏掺杂区上方的栅绝缘层中具有露出衬底的第三开口，第一浮置栅层还位于第三开口内，使得源漏互连结构与衬底的源漏掺杂区相接触；
46、在衬底上形成栅绝缘层之后，方法还包括：在源漏掺杂区上方的栅绝缘层形成第三开口；形成浮栅材料层之后，浮栅材料层位于栅绝缘层上，且还填充于第三开口内。
47、可选地，栅绝缘层的材料包括氧化硅。
48、可选地，形成栅绝缘层的工艺为热氧化工艺。
49、可选地，层间介质层的材料包括氧化硅、氮化硅、氮氧化硅或和碳氮氧化硅中至少一种。
50、与现有技术相比，本专利技术的技术方案具有以下优点：
51、本专利技术实施例提供的一种半导体结构包括：基底，基底包括源漏掺杂区；源漏互连结构，位于源漏掺杂区上，且与源漏掺杂区电连接；层间介质层，覆盖基底和源漏互连结构；源漏插塞，位于层间介质层中，且与源漏互连结构本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述源漏互连结构包括第一栅极叠层结构和位于所述第一栅极叠层顶部的第一金属硅化物层；所述第一栅极叠层结构包括从下至上依次堆叠的第一浮置栅层、第一栅间介质层和第一控制栅层，且所述第一浮置栅层与第一控制栅层电连接。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一栅间介质层中具有露出所述第一浮置栅层的第一开口，所述第一控制栅层还位于所述第一开口内，使得所述第一浮置栅层与第一控制栅层电连接。
4.根据权利要求1所述的半导体结构，其特征在于，所述基底包括外围区，所述源漏掺杂区位于所述外围区内；
5.根据权利要求4所述的半导体结构，其特征在于，所述第二栅间介质层中具有露出所述第二浮置栅层的第二开口，所述第二控制栅层还位于所述第二开口内，使得所述第二浮置栅层与所述第二控制栅层相接触。
6.根据权利要求4或5所述的半导体结构，其特征在于，所述第一栅极结构为逻辑栅极结构。
7.根据权利要求1所述的半导体结构，其特征在于，所述基底包括
8.根据权利要求7所述的半导体结构，其特征在于，所述栅绝缘层的材料包括氧化硅。
9.一种半导体结构的形成方法，其特征在于，包括：
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述基底包括外围区，所述源漏掺杂区位于所述外围区内；
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第一栅间介质层中具有露出所述第一浮置栅层的第一开口，所述第一控制栅层还位于所述第一开口内，使得所述第一浮置栅层与所述第一控制栅层电连接；形成位于栅间介质材料层上的控制栅材料层之前，形成所述源漏互连结构的步骤还包括：刻蚀所述栅间介质材料层，形成所述第一开口；形成所述第一开口之后，形成位于所述栅间介质材料层上的控制栅材料层，且所述控制栅材料层还填充于所述第一开口内。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述基底包括外围区，所述源漏掺杂区位于所述外围区内；
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第二栅间介质层中具有露出所述第二浮置栅层的第二开口，所述第二控制栅层还位于所述第二开口内，使得所述第二浮置栅层与所述第二控制栅层电连接；形成位于栅间介质材料层中的第一开口的过程中，还在所述栅间介质材料层中形成所述第二开口；形成所述第二开口之后，形成位于所述栅间介质材料层上的控制栅材料层，且所述控制栅材料层还填充于所述第二开口内。
14.根据权利要求13所述的半导体结构的形成方法，其特征在于，在形成所述源漏插塞和第一栅极插塞的步骤包括：
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述源漏插塞和所述第一栅极插塞的材料分别包括钨和铜中至少一种。
16.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述基底包括衬底；
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述源漏掺杂区位于所述衬底内；
18.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述栅绝缘层的材料包括氧化硅。
19.根据权利要求16所述的半导体结构的形成方法，其特征在于，形成所述栅绝缘层的工艺为热氧化工艺。
20.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述层间介质层的材料包括氧化硅、氮化硅、氮氧化硅或和碳氮氧化硅中至少一种。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述源漏互连结构包括第一栅极叠层结构和位于所述第一栅极叠层顶部的第一金属硅化物层；所述第一栅极叠层结构包括从下至上依次堆叠的第一浮置栅层、第一栅间介质层和第一控制栅层，且所述第一浮置栅层与第一控制栅层电连接。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一栅间介质层中具有露出所述第一浮置栅层的第一开口，所述第一控制栅层还位于所述第一开口内，使得所述第一浮置栅层与第一控制栅层电连接。
4.根据权利要求1所述的半导体结构，其特征在于，所述基底包括外围区，所述源漏掺杂区位于所述外围区内；
5.根据权利要求4所述的半导体结构，其特征在于，所述第二栅间介质层中具有露出所述第二浮置栅层的第二开口，所述第二控制栅层还位于所述第二开口内，使得所述第二浮置栅层与所述第二控制栅层相接触。
6.根据权利要求4或5所述的半导体结构，其特征在于，所述第一栅极结构为逻辑栅极结构。
7.根据权利要求1所述的半导体结构，其特征在于，所述基底包括衬底，所述源漏掺杂区位于所述衬底内；
8.根据权利要求7所述的半导体结构，其特征在于，所述栅绝缘层的材料包括氧化硅。
9.一种半导体结构的形成方法，其特征在于，包括：
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述基底包括外围区，所述源漏掺杂区位于所述外围区内；
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第一栅间介质层中具有露出所述第一浮置栅层的第一开口，所述第一控制栅层还位于所述第一开口内，使得所述第一浮置栅层与所述第一控制栅层电连接；形成位于栅间介质材料层上的控制栅...
【专利技术属性】
技术研发人员：程东向，巨晓华，李勇，刘亚娟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。