【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种增加器件鲁棒性的gan hemt器件及其制备方法。
技术介绍
1、在电力电子器件
，以gan和sic为代表的第三代半导体越来越被人们重视，其中gan具有禁带宽度大、临界击穿场强和电子迁移率高等优点，在快充、数据中心、obc、太阳能逆变器等功率器件市场具有强大的应用潜力。
2、目前gan在功率器件的主要应用形式是gan hemt器件，自1993年khan等人制作出了第一个algan/gan高电子迁移率晶体管（hemt），水平结构的gan hemt器件以其优于si器件的电学性能和更低的能耗受到人们的广泛关注。
3、gan hemt器件具有优于传统si器件的性能，特别是增强型ganhemt器件，由于应用范围广，更受市场的欢迎，传统的增强型gan hemt器件一般是共源共漏的插指结构，由几十个重复元胞并联组成，元胞之间并无隔离。由于目前增强型gan hemt器件的制备工艺要求高，制备过程中经常出现器件某一区域损伤大导致器件整体鲁棒性差的现象，这主要是因为器件的元胞之间不存在隔离，当器件某一个区域损伤较大时，整个器件所有元胞的电应力都会集中流向该区域，造成该区域承受的电应力超出极限从而器件损坏的现象，从而器件鲁棒性较差。
技术实现思路
1、本专利技术针对以上问题，提供了一种增加器件鲁棒性的一种增加器件鲁棒性的ganhemt器件及其制备方法。
2、本专利技术的技术方案是：
3、一种增加器件鲁棒性的gan h
4、步骤s100，在外延片上对无源区和n个元胞之间进行离子注入，形成iso隔离区；
5、步骤s200，在外延片上去除g电极区域外部p-gan层并沉积第一隔离层；
6、步骤s300，在外延片上d电极区域制备d电极槽、s电极区域制备s电极槽；
7、步骤s400，在d、s电极槽内分别制备d电极和s电极，制备与d电极互联的d电极pad金属和与s电极互联的s电极pad金属，沉积第二隔离层；
8、步骤s500，在外延片上g电极区域制备g电极槽；
9、步骤s600，在g电极槽内制备g电极，制备与g电极互联的g电极pad金属，沉积第三隔离层；
10、步骤s700，在外延片上对d、s、g电极pad金属区域开窗；整个器件制备完毕。
11、具体的，步骤s100包括：
12、步骤s110，通过外延片清洗、涂胶、光刻、显影，对外延片上n个元胞区域使用光刻胶进行保护；
13、步骤s120，使用高能离子注入外延片上n个元胞区域外部，破坏掉外延片上n个元胞区域外部gan沟道层、aln插入层和algan势垒层的内部晶格结构，使其变为高阻态，起电性隔离的作用，制备iso隔离区。
14、具体的，步骤s200包括：
15、步骤s210，通过外延片清洗、涂胶、光刻、显影，对器件g电极区域使用光刻胶进行保护，对g电极区域外部未使用光刻胶保护区域进行p-gan层刻蚀，随后清洗掉光刻胶，并沉积第一隔离层。
16、具体的，步骤s300包括：
17、s310，通过外延片清洗、涂胶、光刻、显影，对d、s电极区域外部使用光刻胶进行保护，对d、s电极区域进行刻蚀，形成d电极槽和s电极槽，随后清洗掉光刻胶。
18、具体的，所述d电极槽和s电极槽刻蚀深度大于第一隔离层厚度，低于第一隔离层和algan势垒层厚度之和。
19、具体的，所述g电极槽刻蚀深度等于第一隔离层和第二隔离层厚度之和。
20、一种增加器件鲁棒性的gan hemt器件，包括：
21、外延片，无源区和n个元胞之间设有iso隔离；
22、第一隔离层，沉积在所述iso隔离和algan势垒层上，并将所述外延片的p-gan层包裹于下方；
23、s电极，位于所述外延片每个元胞的中部，从所述第一隔离层的顶面向下延伸至algan势垒层内部；
24、d电极，位于所述外延片每个元胞的边缘，从所述第一隔离层的顶面向下延伸至algan势垒层内部；
25、d、s电极pad金属通过d、s电极互联金属分别与d、s电极互联，沉积在所述第一隔离层上表面；
26、g电极，位于所述外延片每个元胞的s电极和d电极之间，从所述第二隔离层的顶面向下延伸至p-gan层上表面；所述g电极通过g电极互联金属与g电极pad金属互联，g电极pad金属沉积在所述第二隔离层上表面；
27、第三隔离层，沉积在所述第二隔离层上表面。
28、具体的，所述d电极和s电极的上表面与第一隔离层上表面水平，且与下方二维电子气形成良好的欧姆接触。
29、具体的，所述g电极上表面和第二隔离层上表面水平，且与p-gan层形成良好的肖特基接触。
30、具体的，所述外延片包括从下而上依次连接的衬底、aln间隔层、al组分渐变缓冲algan层、掺c高阻gan层、gan沟道层、aln插入层、algan势垒层和p-gan层。
31、本专利技术有益效果：
32、传统的增强型gan hemt器件一般是共源共漏的插指结构，由几十个重复元胞并联组成，元胞之间并无隔离。由于目前增强型gan hemt器件的制备工艺要求高，制备过程中经常出现器件某一区域损伤大导致器件整体鲁棒性差的现象，这主要是因为器件的元胞之间不存在隔离，当器件某一个区域损伤较大时，整个器件所有元胞的电应力都会集中流向该损伤区域，造成该损伤区域承受的电应力超出极限从而器件损坏的现象，从而器件鲁棒性较差。本器件创新性的采用器件内部元胞隔离技术，当器件某一个区域损伤较大时，仅该区域元胞的电应力流向该损伤区域，相对整个器件所有元胞的电应力集中流向该损伤区域，施加在该损伤区域的电应力会小，可以有效地避免器件某一个区域损伤较大时，整个器件所有元胞的电应力都会集中流向该损伤区域，造成该损伤区域承受的电应力超出极限从而器件损坏的现象，从而增加了器件的鲁棒性。
本文档来自技高网...【技术保护点】
1.一种增加器件鲁棒性的GaN HEMT器件的制备方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种增加器件鲁棒性的GaN HEMT器件的制备方法，其特征在于，步骤S100包括：
3.根据权利要求1所述的一种增加器件鲁棒性的GaN HEMT器件的制备方法，其特征在于，步骤S200包括：
4.根据权利要求1所述的一种增加器件鲁棒性的GaN HEMT器件的制备方法，其特征在于，步骤S300包括：
5.根据权利要求1所述的一种增加器件鲁棒性的GaN HEMT器件的制备方法，其特征在于，所述D电极槽（13）和S电极槽（12）刻蚀深度大于第一隔离层（11）厚度，低于第一隔离层（11）和AlGaN势垒层（7）厚度之和。
6.根据权利要求1所述的一种增加器件鲁棒性的GaN HEMT器件的制备方法，其特征在于，所述G电极槽（21）刻蚀深度等于第一隔离层（11）和第二隔离层（20）厚度之和。
7.一种增加器件鲁棒性的GaN HEMT器件，通过权利要求1-6任一所述的一种增加器件鲁棒性的GaN HEMT器件的制备方法
8.根据权利要求7所述的一种增加器件鲁棒性的GaN HEMT器件，其特征在于，所述D电极（15）和S电极（14）的上表面与第一隔离层（11）上表面水平，且与下方二维电子气形成良好的欧姆接触。
9.根据权利要求7所述的一种增加器件鲁棒性的GaN HEMT器件，其特征在于，所述G电极（22）上表面和第二隔离层（20）上表面水平，且与P-GaN层（8）形成良好的肖特基接触。
10.根据权利要求7所述的一种增加器件鲁棒性的GaN HEMT器件，其特征在于，所述外延片包括从下而上依次连接的衬底（1）、AlN间隔层（2）、Al组分渐变缓冲AlGaN层（3）、掺C高阻GaN层（4）、GaN沟道层（5）、AlN插入层（6）、AlGaN势垒层（7）和P-GaN层（8）。
...【技术特征摘要】
1.一种增加器件鲁棒性的gan hemt器件的制备方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种增加器件鲁棒性的gan hemt器件的制备方法，其特征在于，步骤s100包括：
3.根据权利要求1所述的一种增加器件鲁棒性的gan hemt器件的制备方法，其特征在于，步骤s200包括：
4.根据权利要求1所述的一种增加器件鲁棒性的gan hemt器件的制备方法，其特征在于，步骤s300包括：
5.根据权利要求1所述的一种增加器件鲁棒性的gan hemt器件的制备方法，其特征在于，所述d电极槽（13）和s电极槽（12）刻蚀深度大于第一隔离层（11）厚度，低于第一隔离层（11）和algan势垒层（7）厚度之和。
6.根据权利要求1所述的一种增加器件鲁棒性的gan hemt器件的制备方法，其特征在于，所述g电极槽（21）刻蚀深度等于第一隔离层（11）和第二隔离层（20）厚度之和。<...
【专利技术属性】
技术研发人员：代书雨，马倩倩，傅信强，周理明，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。