System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及显示,尤其涉及一种栅极驱动电路及其驱动方法、显示装置。
技术介绍
1、随着显示技术的发展,客户对显示面板的要求越来越高,现有的栅极驱动电路已经不能满足显示面板的设计,亟需一种更优的栅极驱动电路。
技术实现思路
1、本专利技术提供了一种栅极驱动电路及其驱动方法、显示装置,以降低栅极驱动电路的功耗。
2、第一方面,本专利技术实施例提供了一种栅极驱动电路,包括:
3、输入模块,分别连接所述栅极驱动电路的信号输入端和第一节点,用于根据所述信号输入端的电位控制所述第一节点的电位;
4、存储模块,所述存储模块的输入端连接所述第一节点,所述存储模块用于存储所述第一节点的电位,并根据所述第一节点的电位控制所述存储模块的输出端的电位。
5、可选地,所述的栅极驱动电路,还包括:输出模块,连接于所述存储模块的输出端和栅极驱动电路的信号输出端之间,用于根据所述存储模块的输出端的电位控制所述栅极驱动电路的信号输出端的电位;
6、优选地,所述输入模块将所述信号输入端的电位跳变延时传输至所述第一节点;
7、优选地,所述存储模块将所述第一节点的电位反相后输出至所述存储模块的输出端;
8、优选地,所述输出模块将所述存储模块的输出端的电位反相后输出至所述栅极驱动电路的信号输出端。
9、可选地,所述存储模块包括:
10、第一反相单元,所述第一反相单元的控制端连接所述第一节点,所述第一反相单元的第一输
11、第二反相单元,所述第二反相单元的控制端连接所述存储模块的输出端,所述第二反相单元的第一输入端连接所述第一电源端,所述第二反相单元的第二输入端连接所述第二电源端,所述第二反相单元的输出端连接所述第一节点;
12、优选地,所述第一反相单元包括第一晶体管和第二晶体管;所述第一晶体管和所述第二晶体管的栅极均连接所述第一节点,所述第一晶体管的第一极连接所述第一电源端,所述第二晶体管的第一极连接所述第二电源端,所述第一晶体管的第二极和所述第二晶体管的第二极均连接所述第一反相单元的输出端;
13、所述第二反相单元包括第三晶体管和第四晶体管;所述第三晶体管和所述第四晶体管的栅极均连接所述存储模块的输出端,所述第三晶体管的第一极连接所述第一电源端,所述第四晶体管的第一极连接所述第二电源端,所述第三晶体管的第二极和所述第四晶体管的第二极均连接所述第二反相单元的输出端;
14、其中,所述第一晶体管的沟道类型与所述第二晶体管的沟道类型相反,所述第三晶体管的沟道类型与所述第四晶体管的沟道类型相反,所述第一晶体管的沟道类型与所述第三晶体管的沟道类型相同;
15、优选地,所述第二晶体管和所述第四晶体管均为n型晶体管;
16、优选地,所述第二晶体管和所述第四晶体管均包括第二栅极,所述第二晶体管的第二栅极和所述第四晶体管的第二栅极均连接第三电源端。
17、可选地,所述的栅极驱动电路,还包括:传输控制模块,连接于所述第一节点与所述第二反相单元的输出端之间,用于控制所述第一节点与所述第二反相单元的输出端之间是否连通;
18、优选地,所述传输控制模块包括:第五晶体管,连接于所述第一节点和所述第二反相单元的输出端之间,且所述第五晶体管的栅极连接第二时钟端;
19、优选地,所述传输控制模块还包括:第六晶体管,连接于所述第一节点和所述第二反相单元的输出端之间,且所述第六晶体管的栅极连接第一时钟端;
20、其中,所述第一时钟端接入的信号与所述第二时钟端接入的信号互为反相信号,所述第五晶体管的沟道类型与所述第六晶体管的沟道类型相反;
21、优选地,所述第六晶体管为n型晶体管;
22、优选地,所述第六晶体管包括第二栅极,所述第六晶体管的第二栅极连接第三电源端。
23、可选地,所述输入模块包括:第七晶体管,连接于所述信号输入端和所述第一节点之间,且所述第七晶体管的栅极连接第一时钟端;
24、优选地,所述输入模块还包括:第八晶体管,连接于所述信号输入端和所述第一节点之间,且所述第八晶体管的栅极连接第二时钟端;
25、其中,所述第一时钟端接入的信号与所述第二时钟端接入的信号互为反相信号,所述第七晶体管的沟道类型与所述第八晶体管的沟道类型相反;
26、优选地,所述第八晶体管为n型晶体管;
27、优选地,所述第八晶体管包括第二栅极,所述第八晶体管的第二栅极连接第三电源端。
28、可选地,所述输出模块包括:第九晶体管和第十晶体管;所述第九晶体管的栅极与所述第十晶体管的栅极均连接所述存储模块的输出端,所述第九晶体管的第一极连接第一电源端,所述第十晶体管的第一极连接第二电源端,所述第九晶体管的第二极与所述第十晶体管的第二极均连接所述栅极驱动电路的信号输出端;
29、其中,所述第九晶体管的沟道类型与所述第十晶体管的沟道类型相反;
30、优选地,所述第十晶体管为n型晶体管;
31、优选地,所述第十晶体管包括第二栅极,所述第十晶体管的第二栅极连接第三电源端。
32、可选地,所述第一电源端接入的电位高于所述第二电源端接入的电位,所述第三电源端接入的电位低于或等于所述第二电源端接入的电位。
33、第二方面,本专利技术实施例还提供了一种栅极驱动电路的驱动方法,用于驱动本专利技术任意实施例所提供的栅极驱动电路,所述驱动方法包括:
34、第一工作模式,控制所述输入模块导通,所述输入模块将所述信号输入端的电位传输至所述第一节点,所述存储模块根据所述第一节点的电位控制所述存储模块的输出端的电位;
35、第二工作模式,控制所述输入模块关断,所述存储模块存储所述输入模块关断前所述第一节点获取的电位,并根据所述第一节点的电位控制所述存储模块的输出端的电位。
36、可选地,所述的栅极驱动电路的驱动方法,包括:
37、第一阶段,所述信号输入端接入的输入信号由第一电位跳变为第二电位,控制所述栅极驱动电路执行所述第二工作模式:所述输入模块关断,所述第一节点维持所述第一电位,所述存储模块将所述第一电位反相为第二电位后输出;
38、第二阶段,所述输入信号保持所述第二电位,控制所述栅极驱动电路交替执行所述第一工作模式和所述第二工作模式;其中,在所述第一工作模式中,所述输入模块导通,将所述输入信号的第二电位传输至所述第一节点,所述存储模块将所述第二电位反相为第一电位后输出;在所述第二工作模式中,所述输入模块关断,所述第一节点维持所述第二电位,所述存储模块将所述第二电位反相为第一电位后输出;
39、第三阶段,所述输入信号由所述第二电位跳变为所述第一电位,控制所述栅极驱动电路执行所述第二工作模式:所述输本文档来自技高网...
【技术保护点】
1.一种栅极驱动电路,其特征在于,包括:
2.根据权利要求1所述的栅极驱动电路,其特征在于,还包括:输出模块,连接于所述存储模块的输出端和所述栅极驱动电路的信号输出端之间,用于根据所述存储模块的输出端的电位控制所述栅极驱动电路的信号输出端的电位;
3.根据权利要求1所述的栅极驱动电路,其特征在于,所述存储模块包括:
4.根据权利要求3所述的栅极驱动电路,其特征在于,还包括:传输控制模块,连接于所述第一节点与所述第二反相单元的输出端之间,用于控制所述第一节点与所述第二反相单元的输出端之间是否连通;
5.根据权利要求3所述的栅极驱动电路,其特征在于,所述输入模块包括:第七晶体管,连接于所述信号输入端和所述第一节点之间,且所述第七晶体管的栅极连接第一时钟端;
6.根据权利要求2所述的栅极驱动电路,其特征在于,所述输出模块包括:第九晶体管和第十晶体管;所述第九晶体管的栅极与所述第十晶体管的栅极均连接所述存储模块的输出端,所述第九晶体管的第一极连接第一电源端,所述第十晶体管的第一极连接第二电源端,所述第九晶体管的第二极与所述第十晶
7.根据权利要求3-6中任一项所述的栅极驱动电路,其特征在于,所述第一电源端接入的电位高于所述第二电源端接入的电位,所述第三电源端接入的电位低于或等于所述第二电源端接入的电位。
8.一种栅极驱动电路的驱动方法,其特征在于,用于驱动权利要求1-7中任一项所述的栅极驱动电路,所述驱动方法包括:
9.根据权利要求8所述的栅极驱动电路的驱动方法,其特征在于,包括:
10.根据权利要求8或9所述的栅极驱动电路的驱动方法,其特征在于,所述栅极驱动电路包括输出模块;在所述第一工作模式和所述第二工作模式中,所述输出模块均将所述存储模块的输出端的电位反相后输出至所述栅极驱动电路的信号输出端;
11.一种显示装置,其特征在于,包括:权利要求1-7中任一项所述的栅极驱动电路;
12.根据权利要求11所述的显示装置,其特征在于,所述栅极驱动电路还包括第一时钟端和第二时钟端;
13.根据权利要求12所述的显示装置,其特征在于,还包括:驱动芯片;
...【技术特征摘要】
1.一种栅极驱动电路,其特征在于,包括:
2.根据权利要求1所述的栅极驱动电路,其特征在于,还包括:输出模块,连接于所述存储模块的输出端和所述栅极驱动电路的信号输出端之间,用于根据所述存储模块的输出端的电位控制所述栅极驱动电路的信号输出端的电位;
3.根据权利要求1所述的栅极驱动电路,其特征在于,所述存储模块包括:
4.根据权利要求3所述的栅极驱动电路,其特征在于,还包括:传输控制模块,连接于所述第一节点与所述第二反相单元的输出端之间,用于控制所述第一节点与所述第二反相单元的输出端之间是否连通;
5.根据权利要求3所述的栅极驱动电路,其特征在于,所述输入模块包括:第七晶体管,连接于所述信号输入端和所述第一节点之间,且所述第七晶体管的栅极连接第一时钟端;
6.根据权利要求2所述的栅极驱动电路,其特征在于,所述输出模块包括:第九晶体管和第十晶体管;所述第九晶体管的栅极与所述第十晶体管的栅极均连接所述存储模块的输出端,所述第九晶体管的第一极连接第一电源端,所述第十晶体管的第一极连接第二电源端,所述第九晶体管的第二...
【专利技术属性】
技术研发人员:郭恩卿,盖翠丽,李俊峰,潘康观,程芸,
申请(专利权)人:昆山国显光电有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。