差分信号接收电路和显示设备制造技术

本发明专利技术涉及一种差分信号接收电路和显示设备。该差分信号接收电路包括：第一差分电路，该第一差分电路包括第一导电类型的多个耗尽型晶体管并且具有第一输出节点和第二输出节点；第二差分电路，该第二差分电路包括与第一导电类型相对的第二导电类型的多个增强型晶体管，并且具有与第一和第二输出节点分别相连接的输出节点；以及反相器电路，该反相器电路连接在第一输出节点与第二输出节点之间。

【技术实现步骤摘要】

本专利技术涉及一种用于接收小振幅差分信号的差分信号接收电路和具有差分信号 接收电路的显示设备。
技术介绍
近年来，薄且功率低的平板显示设备主要用作个人计算机(PC)和电视接收器的 监视器。在平板显示设备具有代表性的液晶显示设备中，快速开发了显著增加显示像素的 数目并且同时增加显示颜色的技术。在液晶显示设备中，表示显示数据的数字数据信号被 外部地输入，被转换为模拟电压信号，并且被施加到液晶像素，以将图像显示在屏幕上。在 表示显示数据的数字数据信号的传输中，应用使用诸如RSDS(低摆幅差分信号)的小振幅 差分信号和miniLVDS (微型低压差分信号)的数据传输标准。由于数据量随着同时产生的 颜色和显示像素的数目增加而增加，所以期望在显示设备中更快地进行显示数据的传输。 因此，显示驱动器需要接收电路，所述接收电路用于将被输入的小振幅差分信号高速地转 换为内部逻辑电压信号。在表示显示数据的信号中，由于传输系统中的制造变化、反射、噪声等而引起电压 和振幅波动。为此，在从接收电路输出的信号中，延迟时间波动并且占空比波动，所述占空 比示出波形中的高(H)电平时段与低(L)电平时段之间的比率。在专利文献1和专利文献 2中公开的用于减少波动的技术是公知的。图1示出专利文献1中公开的电路构造的框图。电路包括P沟道MOS晶体管的差 分对10 ；N沟道MOS晶体管的差分对20 ；P沟道MOS晶体管31 ；N沟道MOS晶体管34 ；开关 32、33、35和36 ；反相器37和46 ；以及电流求和电路40。差分信号VIN+和VIN-提供给差分对10和差分对20中的每个。P沟道MOS晶体 管31连接在差分对10与电源电压VDD之间，并且用作电流源。P沟道MOS晶体管31的栅 极经由开关32被连接到偏置电压VBSP并且经由开关33被连接到电源电压VDD。N沟道 MOS晶体管34被连接在差分对20与电源电压VSS之间并且用作电流源。N沟道MOS晶体 管34的栅极经由开关35被连接到偏置电压VBSN并且经由开关36被连接到电源电压VSS。 通过电流求和电路40对差分对10和20的输出进行相加，并且经由反相器46从输出端子 OUT输出相加得到的信号。基于控制信号Sc来控制开关32和35的断开和闭合。另外，基于具有的逻辑电平 由于反相器37而与控制信号Sc的逻辑电平相反的信号来控制开关33和36。因此，基于控 制信号Sc，通过反相器37来控制上述两个差分对10和20，使得差分对中的任何一个能够 进行操作。根据差分信号的电压范围来切换差分对之一的操作。即，如图2中所示，当作为差 分信号的电压范围的中心值的电压Vcm是电压VDD/2或更大时，N沟道MOS晶体管的差分 对20被控制为被激活，并且当是电压VDDA或更小时，P沟道MOS晶体管的差分对10被控 制为被激活。当电压Vcm是电压VDD/2或更大时，激活差分对20，开关35闭合并且开关36断 开。偏置电压VBSN施加到晶体管34的栅极，并且晶体管34作为恒流源进行操作以激活差 分对20。这时，开关32断开并且开关33闭合。因此，电压VDD施加到晶体管34的栅极，使 得晶体管31将处于截止状态以不激活差分对10。当电压Vcm是电压VDD/2或更小时，激活差分对10，开关32闭合并且开关33断 开。偏置电压VBSP施加到晶体管31的栅极，并且晶体管31作为恒流源进行操作以激活差 分对10。这时，开关35断开并且开关闭合。因此，电压VSS施加到晶体管34的栅极，使得 晶体管34将处于截止状态以不激活差分对20。如上所述，通过根据差分信号的电压Vcm来激活差分对10和差分对20中的任何 一个，能够扩展可接收的差分信号的电压范围。此外，为了实现扩展，需要切换接收电路外 部的控制信号Sc。另外，当差分信号的电压范围处于电压Vcm的附近时，很难确定要被激活 的差分对。此外，切换的差分对有时具有不同的特性，使得延迟时间和占空比会被劣化。接下来，参考图3中所示的框图，将描述在专利文献2中公开的电路。节点NVI+ 和节点NVI-是输入节点，差分信号输入到所述输入节点。晶体管51和52组成差分电路， 并且它们的源极共同地连接到用于输出恒定电流Il的恒流源61。晶体管52的漏极经由 电流镜电路72被连接到用于输出恒定电流13的恒流源63以及晶体管54的栅极。晶体管 51的漏极经由电流镜电路71被连接到用于输出恒定电流12的恒流源62以及晶体管53的 栅极。晶体管53的漏极连接到节点A并且直接用作输出节点NV01。晶体管54的漏极连 接到节点B并且直接用作输出节点NV02。反相器81和82以交叉耦合的方式连接在节点A 与节点B之间。将输入节点NVl+的电压表示为VIN+并且将输入节点NVl-的电压表示为VIN-，当 (NVl+) > (NV1-)时，即，在输入节点之间存在电压差，晶体管52导通并且晶体管51截止。 因此，电流Il流到晶体管52。在这样的情况下，当恒流源61和63的电流值处于Il > 13的关系中时，晶体管54 的栅极电压上升，以导通晶体管54。因此，节点B处的电压处于电源电压VSS (GND =L电平) 中。由于晶体管53截止，所以节点A处的电压处于电源电压VDD(H电平)。这样，节点NA 和节点NB处于反相关系中。因此，包括反相器81和82的锁存电路进行操作，并且输出节 点NVOl处于H电平并且输出节点NV02处于L电平。如上所述，当输出节点NVOl和NV02输出反相电压时，包括反相器81和82的锁存 电路进行操作，以加速输出电压的切换。用这种方式，防止表示输出波形中的H电平时段与 L电平时段之间的比率的占空比变得不稳定。然而，在上述电路中，当差分信号的电压差小时，锁存电路不能很好地进行操作使 得输出变得不稳定。图4是示出流过差分晶体管51和52的电流151和152之间的关系图； 以及恒流源61、62和63的电流值11、12和13。在这里，假设12 = 13 = 11/2，并且如在图 2中的时刻tl处所示的那样给定输入差分信号。如图4中所示，在Vdiff = (VIN+)-(VIN-) =0. 4V的情况下，流过晶体管52的电流152变得基本上等于流入电流源61的电流II，并 且流过晶体管51的电流151几乎变为零。因此，晶体管54导通并且晶体管53截止。在这 样的情况下，由于输出节点NV02处的电压Vout2处于L电平时，包括反相器81和82的锁 存电路进行操作，并且因此输出节点NVOl处的电压Voutl处于H电平。由于晶体管54根据栅极电压进行操作，所以栅极电压的变化速率与流过晶体 管52的电流152与流过恒流源63的电流13之间的电流差(152-13)相关。随着电流差 (152-13)变得较大，能够使操作速度更快。其间，在Vdiff= (VIN+)-(VIN-) = 0. 2V的情 况下，与Vdiff = 0. 4V的情况相比较，电流差(152-13)变小。因此，栅极电压的变化速率 变慢。因此，当电流操作频率增加时，在输出节点NVOl和NV02处的电压被完全地切换之前 数据被切换到下一个数据。为此，电压VOUTl和V0UT2在反相器81和82的阈值电压的附 近变化本文档来自技高网...

【技术保护点】
一种差分信号接收电路，包括：第一差分电路，所述第一差分电路包括第一导电类型的多个耗尽型晶体管，并且具有第一输出节点和第二输出节点；第二差分电路，所述第二差分电路包括与所述第一导电类型相对的第二导电类型的多个增强型晶体管，并且具有与所述第一和第二输出节点分别相连接的输出节点；以及反相器电路，所述反相器电路连接在所述第一输出节点与所述第二输出节点之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：村田俊一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP[日本]