【技术实现步骤摘要】
本专利技术属于fpga及hdlc同步串口，具体涉及一种基于fpga的hdlc同步串口模块。
技术介绍
1、近年来，在涉及总线通信领域，专用芯片因其成本高和重塑性差的原因，被应用的比例越来越小，取而代之的是基于fpga逻辑的实现方式。现有fpga逻辑及hdlc同步串口技术中，fpga逻辑无法实现多路hdlc同步串口，无法满足系统要求，而且可靠性和同步性能都比较差。
技术实现思路
1、(一)要解决的技术问题
2、为解决现有fpga逻辑及hdlc同步串口技术的不足，具体来讲就是fpga逻辑无法实现多路hdlc同步串口，无法满足系统要求，而且可靠性和同步性能都比较差的问题，设计一种基于fpga的hdlc同步串口模块。
3、(二)技术方案
4、为了解决上述技术问题，本专利技术提供了一种基于fpga的hdlc同步串口模块的设计方法，该模块基于vpx总线进行设计，包括fpga、同步串口收发器、vpx总线；fpga采用国微公司的芯片smq7k325t，同步串口收发器采用纳芯微的nsip83086；fpga通过pcie x4与vpx总线上的外部设备连接，同步串口收发器的8路hdlc同步串口也通过vpx总线与外部设备进行通信。
5、优选地，该hdlc同步串口模块通过fpga逻辑实现hdlc协议的同步串口，还设计了4路回环转发校验机制。
6、优选地，所述fpga逻辑实现hdlc协议的同步串口，包括三个逻辑模块：初始化模块、接收模块和发送模块。<...
【技术保护点】
1.一种基于FPGA的HDLC同步串口模块的设计方法，其特征在于，该模块基于VPX总线进行设计，包括FPGA、同步串口收发器、VPX总线；FPGA采用国微公司的芯片SMQ7K325T，同步串口收发器采用纳芯微的NSiP83086；FPGA通过PCIE X4与VPX总线上的外部设备连接，同步串口收发器的8路HDLC同步串口也通过VPX总线与外部设备进行通信。
2.如权利要求1所述的方法，其特征在于，该HDLC同步串口模块通过FPGA逻辑实现HDLC协议的同步串口，还设计了4路回环转发校验机制。
3.如权利要求2所述的方法，其特征在于，所述FPGA逻辑实现HDLC协议的同步串口，包括三个逻辑模块：初始化模块、接收模块和发送模块。
4.如权利要求2所述的方法，其特征在于，所述回环转发校验机制是将同步串口收发器的8路HDLC同步串口中的4路作为回环转发通路，将接收的同步串口数据经过同步串口收发器以后直接转发出去，在外部设备的上位机进行校验操作，其中，第1路回环给第5路，第2路回环给第6路，依次类推。
5.如权利要求4所述的方法，其特征在于，
6.一种利用权利要求4至5中任一项所述方法设计得到的HDLC同步串口模块。
7.一种如权利要求6所述HDLC同步串口模块的工作方法。
8.如权利要求7所述的方法，其特征在于，HDLC同步串口模块的工作方法如下：
9.如权利要求8所述的方法，其特征在于，步骤1之前还包括步骤：FPGA加载初始化模块进行初始化；步骤2中，FPGA芯片通过接收模块接收第一HDLC同步串口的数据；步骤3中FPGA芯片通过发送模块将要发送的TTL电平HDLC同步串口数据发送给第一HDLC同步串口的同步串口收发器。
10.一种如权利要求6所述HDLC同步串口模块在FPGA及HDLC同步串口技术领域中的应用。
...【技术特征摘要】
1.一种基于fpga的hdlc同步串口模块的设计方法，其特征在于，该模块基于vpx总线进行设计，包括fpga、同步串口收发器、vpx总线；fpga采用国微公司的芯片smq7k325t，同步串口收发器采用纳芯微的nsip83086；fpga通过pcie x4与vpx总线上的外部设备连接，同步串口收发器的8路hdlc同步串口也通过vpx总线与外部设备进行通信。
2.如权利要求1所述的方法，其特征在于，该hdlc同步串口模块通过fpga逻辑实现hdlc协议的同步串口，还设计了4路回环转发校验机制。
3.如权利要求2所述的方法，其特征在于，所述fpga逻辑实现hdlc协议的同步串口，包括三个逻辑模块：初始化模块、接收模块和发送模块。
4.如权利要求2所述的方法，其特征在于，所述回环转发校验机制是将同步串口收发器的8路hdlc同步串口中的4路作为回环转发通路，将接收的同步串口数据经过同步串口收发器以后直接转发出去，在外部设备的上位机进行校验操作，其中，第1路回环给第5路，第2路回环给第6路，依次类推。
【专利技术属性】
技术研发人员：魏凯，刘志杨，钱亮，胡亮，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。