【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种半导体器件及其制造方法。
技术介绍
1、功率器件作为电力电子设备的核心元器件，被广泛的用于新能源技术和高效电源管理技术之中，是现代工业的“心脏”，在工业制造、交通运输、能源、医疗和消费电子等领域扮演着关键角色。
2、硅基功率器件因为其技术成熟，工艺完善和可靠性较高，目前仍然是电力电子装置中使用的主流功率器件。但是随着技术的发展，硅基功率器件的性能已经逐渐逼近硅材料的理论极限，硅基功率器件已经慢慢成为限制电力电子设备进一步提高性能的瓶颈。
3、为了进一步提升功率器件的性能，人们开始研究使用第三代半导体(宽禁带半导体)制作功率器件的技术和方法。相比于前两代半导体材料，第三代半导体(如碳化硅(sic)、氮化镓(gan)等)具有禁带宽度大、击穿电场高、功率密度大、热导率高、载流子饱和迁移率高和抗辐照能力强等突出优点。而在第三代半导体中，sic材料相对于gan来说更加适合用来制作高压功率器件，另外sic材料可以通过氧化生长工艺形成二氧化硅层，这能够兼容si基功率器件现有的工艺技术，有利于sic器件的制造。因此sic材料制造的功率器件往往能够实现更高的功率密度、更低的功耗，以及更高的工作温度和抗辐射能力，被认为有望在中高功率器件领域全面取代si，成为生产功率器件的最主流材料之一。基于上述优点，sic材料尤其适合现代功率电子系统涉及的高温、高压、大电流、高频和高辐照的恶劣应用环境，在新能源汽车、轨道交通、光伏发电和航空航天等领域具有广阔前景，是近年来功率器件领域的研究重点和热点。相比于
4、但是sic材料相对于si材料也有其一定的劣势：首先就是sic的电子迁移率比si更低，这意味着在相同条件下的功率器件在导通时，sic功率器件的导通电阻要大于si功率器件；其次是sic氧化生成的二氧化硅层质量不如si氧化生成的二氧化硅层的质量高，sic的二氧化硅层具有更多的缺陷，这进一步增大了器件的导通电阻；因为sic具有更高的临界击穿电场，根据高斯定律，在反向耐压时，sic的栅氧化层将会比si的栅氧化层承受更高的电场强度，这一方面可能会导致功率器件的提前击穿，另一方面sic中过高的栅氧化层电场强度会导致器件可靠性降低。
5、目前，sic mosfet器件结构主要分为两类：一类是平面栅结构，一类是沟槽栅结构。为了使得sic mosfet器件能够获得更高的性能，现在sic mosfet中越来越多的器件使用沟槽栅这种结构，这种结构的相比于平面栅在导通时沟道具有更高的载流子迁移率，能够降低导通电阻，并且沟槽栅结构具有比平面栅结构更小的元胞尺寸，且不存在jfet区，所以容易实现更低的比导通电阻(特征导通电阻)。但是沟槽栅的栅氧化层电场相对于平面栅来说更为集中，可靠性问题更为严重。因此，如何得到一个高性能和高可靠性的sic mosfet器件是每个设计人员都会面临的问题。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其制造方法，以至少解决现有碳化硅mosfet器件性能较差、可靠性较低的问题。
2、为解决上述技术问题，本专利技术提供一种半导体器件，包括衬底、位于所述衬底底部的漏极和位于所述衬底上部的漂移区；所述漂移区的上部形成有两个分立的栅氧化层；两个所述栅氧化层之间自下而上依次形成有栅极体区和栅极；两个所述栅氧化层的外侧自内而外分别形成有沟道区和体区；所述沟道区和所述体区上靠近所述栅氧化层的一侧自内而外形成有源极和源极p+区，部分所述源极与所述体区相接触。
3、可选的，在所述的半导体器件中，两个所述栅氧化层之间的所述漂移区上形成有第一电流扩展区；和/或，至少一个所述栅氧化层的外侧的所述漂移区上形成有第二电流扩展区。
4、可选的，在所述的半导体器件中，当两个所述栅氧化层之间的所述漂移区上无第一电流扩展区时，所述漂移区中与所述栅极体区对应的区域形成有超结p型区。
5、可选的，在所述的半导体器件中，所述第一电流扩展区和所述第二电流扩展区的掺杂类型与所述漂移区的掺杂类型一致，且所述第一电流扩展区和所述第二电流扩展区的掺杂浓度高于所述漂移区的掺杂浓度；所述体区为p型掺杂，所述沟道区为n型掺杂；所述栅极体区为p型掺杂。
6、可选的，在所述的半导体器件中，所述栅极体区和所述体区的材质为碳化硅或金属；所述栅极的材质为金属、p型半导体或多晶硅；所述栅氧化层的材质为绝缘材质；所述源极的材质为重掺杂的n型半导体；所述源极p+区的材质为重掺杂的p型半导体；所述漂移区的材质为n型半导体。
7、可选的，在所述的半导体器件中，所述沟道区的掺杂浓度为4.0×1017cm-3～5.5×1017cm-3；所述漂移区的掺杂浓度为1.4×1016cm-3～1.7×1016cm-3。
8、可选的，在所述的半导体器件中，所述漂移区的长度为1～20μm；所述沟道区的宽度为0.05～0.15μm；所述半导体器件的半元胞节距为1μm。
9、为解决上述技术问题，本专利技术还提供一种半导体器件的制造方法，用于制造如上任一项所述的半导体器件，所述制造方法包括：
10、提供衬底；
11、在所述衬底上依次外延生长出漂移区和体层；
12、对部分所述体层进行离子注入，以形成伪沟道区；
13、刻蚀部分所述伪沟道区，以形成沟槽，所述沟槽的底部露出所述漂移区，且所述沟槽侧壁的伪沟道区构成沟道区；
14、氧化沉积并刻蚀，以在所述沟槽的侧壁上形成栅氧化层；
15、在所述沟槽内淀积，以形成栅极体区；
16、对所述体层进行离子注入，以形成体区；
17、在所述栅极体区的顶部和所述体区远离所述沟道区的顶部进行离子注入，以在所述栅极体区的顶部形成栅极、在所述体区的顶部形成源极p+区；
18、在所述体区靠近所述沟道区的顶部和所述沟道区的顶部进行离子注入，以在所述源极p+区和所述栅极之间形成源极；
19、在所述衬底的底部形成漏极。
20、可选的，在所述的半导体器件的制造方法中，所述制造方法还包括：
21、在所述衬底上依次外延生长出漂移区、电流扩展层和体层；
22、刻蚀部分所述伪沟道区和所述电流扩展层，以形成沟槽。
23、可选的，在所述的半导体器件的制造方法中，在形成栅氧化层后，所述制造方法还包括：
24、在所述沟槽内依次淀积形成第一电流扩展区和栅极体区。
25、为解决上述技术问题，本专利技术还提供一种半导体器件的制造方法，用于制造如上任一项所述的半导体器件，所述制造方法包括：
26、提供衬底；
27、在所述衬底上依次外延生长出漂移区和体层；
28、刻蚀部分所述体层直至露出所述漂移区，以形成栅极体区；本文档来自技高网...
【技术保护点】
1.一种半导体器件，其特征在于，包括衬底、位于所述衬底底部的漏极和位于所述衬底上部的漂移区；所述漂移区的上部形成有两个分立的栅氧化层；两个所述栅氧化层之间自下而上依次形成有栅极体区和栅极；两个所述栅氧化层的外侧自内而外分别形成有沟道区和体区；所述沟道区和所述体区上靠近所述栅氧化层的一侧自内而外形成有源极和源极P+区，部分所述源极与所述体区相接触。
2.根据权利要求1所述的半导体器件，其特征在于，两个所述栅氧化层之间的所述漂移区上形成有第一电流扩展区；和/或，至少一个所述栅氧化层的外侧的所述漂移区上形成有第二电流扩展区。
3.根据权利要求2所述的半导体器件，其特征在于，当两个所述栅氧化层之间的所述漂移区上无第一电流扩展区时，所述漂移区中与所述栅极体区对应的区域形成有超结P型区。
4.根据权利要求2所述的半导体器件，其特征在于，所述第一电流扩展区和所述第二电流扩展区的掺杂类型与所述漂移区的掺杂类型一致，且所述第一电流扩展区和所述第二电流扩展区的掺杂浓度高于所述漂移区的掺杂浓度；所述体区为P型掺杂，所述沟道区为N型掺杂；所述栅极体区为P型掺杂。>
5.根据权利要求1所述的半导体器件，其特征在于，所述栅极体区和所述体区的材质为碳化硅或金属；所述栅极的材质为金属、P型半导体或多晶硅；所述栅氧化层的材质为绝缘材质；所述源极的材质为重掺杂的N型半导体；所述源极P+区的材质为重掺杂的P型半导体；所述漂移区的材质为N型半导体。
6.根据权利要求1所述的半导体器件，其特征在于，所述沟道区的掺杂浓度为4.0×1017cm-3～5.5×1017cm-3；所述漂移区的掺杂浓度为1.4×1016cm-3～1.7×1016cm-3。
7.根据权利要求1所述的半导体器件，其特征在于，所述漂移区的长度为1～20μm；所述沟道区的宽度为0.05～0.15μm；所述半导体器件的半元胞节距为1μm。
8.一种半导体器件的制造方法，用于制造如权利要求1～7任一项所述的半导体器件，其特征在于，所述制造方法包括：
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述制造方法还包括：
10.根据权利要求8所述的半导体器件的制造方法，其特征在于，在形成栅氧化层后，所述制造方法还包括：
11.一种半导体器件的制造方法，用于制造如权利要求1～7任一项所述的半导体器件，其特征在于，所述制造方法包括：
12.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述制造方法还包括：
13.根据权利要求11所述的半导体器件的制造方法，其特征在于，在所述漂移区上淀积，以形成伪沟道区的方法包括：
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括衬底、位于所述衬底底部的漏极和位于所述衬底上部的漂移区；所述漂移区的上部形成有两个分立的栅氧化层；两个所述栅氧化层之间自下而上依次形成有栅极体区和栅极；两个所述栅氧化层的外侧自内而外分别形成有沟道区和体区；所述沟道区和所述体区上靠近所述栅氧化层的一侧自内而外形成有源极和源极p+区，部分所述源极与所述体区相接触。
2.根据权利要求1所述的半导体器件，其特征在于，两个所述栅氧化层之间的所述漂移区上形成有第一电流扩展区；和/或，至少一个所述栅氧化层的外侧的所述漂移区上形成有第二电流扩展区。
3.根据权利要求2所述的半导体器件，其特征在于，当两个所述栅氧化层之间的所述漂移区上无第一电流扩展区时，所述漂移区中与所述栅极体区对应的区域形成有超结p型区。
4.根据权利要求2所述的半导体器件，其特征在于，所述第一电流扩展区和所述第二电流扩展区的掺杂类型与所述漂移区的掺杂类型一致，且所述第一电流扩展区和所述第二电流扩展区的掺杂浓度高于所述漂移区的掺杂浓度；所述体区为p型掺杂，所述沟道区为n型掺杂；所述栅极体区为p型掺杂。
5.根据权利要求1所述的半导体器件，其特征在于，所述栅极体区和所述体区的材质为碳化硅或金属；所述栅极的材质为金属、p型半导体或多晶硅；所述栅氧化层的材质为绝缘材...
【专利技术属性】
技术研发人员：黄元熙，蔡化，陈飞，陈正，
申请(专利权)人：成都微光集电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。