System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 约瑟夫森结制备方法及系统技术方案_技高网

约瑟夫森结制备方法及系统技术方案

技术编号:40072419 阅读:10 留言:0更新日期:2024-01-17 00:23
本申请关于一种约瑟夫森结制备方法及系统,涉及微纳加工技术领域。该方法包括:通过纳米压印的方式在基板上制备电路结构;电路结构包括第一引线、第二引线、以及外围电路;在基板上制备基于光刻胶的底切结构;底切结构为条形结构,第一区域和第二区域具有上层光刻胶且下层镂空;第二区域为底切结构的开孔区域;在第二引线上未被光刻胶覆盖的表面制备氧化层;按照从第一区域到第二区域的方向倾斜蒸镀第一超导层,获得约瑟夫森结;按照从第二区域到第一区域的方向倾斜蒸镀第二超导层。本方案可以避免引入寄生结,从而提高量子比特组件的退相干性,进而提高量子计算器件的性能。

【技术实现步骤摘要】

本申请涉及微纳加工,特别涉及一种约瑟夫森结制备方法及系统


技术介绍

1、约瑟夫森结是目前常用的量子比特结构,其可以通过特殊设计的光刻胶结构进行制备。

2、在相关技术中,可以利用电子束曝光的方法在基底表面的双层电子束光刻胶上做出含有底切的多兰桥光刻胶结构图形,然后采用先倾斜镀超导金属膜,然后氧化形成绝缘层,再垂直蒸镀超导金属膜的双倾角蒸镀方法制备出约瑟夫森结。

3、然后,上述制备约瑟夫森结的方案中,会在制备完成的量子比特组件中引入多余的约瑟夫森结(也称为寄生结),从而影响量子比特组件的相干性。


技术实现思路

1、本申请实施例提供了一种约瑟夫森结制备方法及系统,可以避免引入寄生结,提高量子比特组件的退相干性,该技术方案如下。

2、一方面,提供了一种约瑟夫森结制备方法,所述方法包括:

3、通过纳米压印的方式在基板上制备电路结构;所述电路结构包括第一引线、第二引线、以及分别与所述第一引线和所述第二引线相连的外围电路;所述第一引线、所述第二引线以及所述外围电路为一体结构;所述第一引线的延长线与所述第二引线相交;

4、在所述基板上制备基于光刻胶的底切结构;所述底切结构为条形结构,且所述底切结构包括首尾相接的第一区域、第二区域以及第三区域;所述第一区域和所述第二区域具有上层光刻胶且下层镂空;所述第二区域为所述底切结构的开孔区域;所述第一区域覆盖所述第一引线的端部;所述第二区域覆盖所述第二引线的一部分;所述第三区域位于所述第一区域和所述第二区域之间;

5、在所述第二引线上未被光刻胶覆盖的表面制备氧化层;

6、按照从所述第一区域到所述第二区域的方向倾斜蒸镀第一超导层,获得约瑟夫森结;所述第一超导层覆盖所述第二引线上未被光刻胶覆盖的区域以及所述第二引线与所述第一引线之间的部分基板;

7、按照从所述第二区域到所述第一区域的方向倾斜蒸镀第二超导层;所述第二超导层覆盖所述第一引线上未被光刻胶覆盖的区域、所述第二引线与所述第一引线之间的部分基板、以及所述第一超导层的一部分。

8、又一方面,提供了一种约瑟夫森结制备系统,所述系统包括:纳米压印子系统、光刻子系统、氧化子系统、以及蒸镀子系统;

9、所述纳米压印子系统,用于通过纳米压印的方式在基板上制备电路结构;所述电路结构包括第一引线、第二引线、以及分别与所述第一引线和所述第二引线相连的外围电路;所述第一引线、所述第二引线以及所述外围电路为一体结构;所述第一引线的延长线与所述第二引线相交;

10、所述光刻子系统,用于在所述基板上制备基于光刻胶的底切结构;所述底切结构为条形结构,且所述底切结构包括首尾相接的第一区域、第二区域以及第三区域;所述第一区域和所述第二区域具有上层光刻胶且下层镂空;所述第二区域为所述底切结构的开孔区域;所述第一区域覆盖所述第一引线的端部;所述第二区域覆盖所述第二引线的一部分;所述第三区域位于所述第一区域和所述第二区域之间;

11、所述氧化子系统,用于在所述第二引线上未被光刻胶覆盖的表面制备氧化层;

12、所述蒸镀子系统,用于按照从所述第一区域到所述第二区域的方向倾斜蒸镀第一超导层,获得约瑟夫森结;所述第一超导层覆盖所述第二引线上未被光刻胶覆盖的区域以及所述第二引线与所述第一引线之间的部分基板;

13、所述蒸镀子系统,还用于按照从所述第二区域到所述第一区域的方向倾斜蒸镀第二超导层;所述第二超导层覆盖所述第一引线上未被光刻胶覆盖的区域、所述第二引线与所述第一引线之间的部分基板、以及所述第一超导层的一部分。

14、在一种可能的实现方式中,所述底切结构还包括第四区域;所述第四区域为所述底切结构的开孔区域;所述第二区域位于所述第三区域和所述第四区域之间。

15、在一种可能的实现方式中,所述第二区域的长度大于所述第一区域的长度,且所述第二引线中被所述第二区域覆盖的部分,位于所述第二区域中靠近所述第三区域的一侧。

16、在一种可能的实现方式中,所述氧化子系统,用于将所述基板放置到纯氧环境的氧化腔内进行氧化;

17、所述约瑟夫森结制备系统还包括:刻蚀子系统,用于按照从所述第二区域到所述第一区域的方向倾斜进行离子刻蚀,以去除所述第一引线上未被光刻胶覆盖的表面的氧化层。

18、在一种可能的实现方式中,所述按照从所述第二区域到所述第一区域的方向倾斜进行离子刻蚀的时长为2分钟,刻蚀功率为200瓦。

19、在一种可能的实现方式中,所述氧化腔内压力为4托尔;所述基板在所述氧化腔内的氧化时长为1000至2000秒。

20、在一种可能的实现方式中,所述刻蚀子系统,还用于对所述第一引线和所述第二引线上未被光刻胶覆盖的表面进行离子刻蚀。

21、在一种可能的实现方式中,所述刻蚀子系统,用于保持离子刻蚀的倾斜角度不变,对所述基板进行旋转。

22、在一种可能的实现方式中,所述第一超导层的镀膜增长速率为1纳米每秒;所述第一超导层的厚度为100纳米。

23、在一种可能的实现方式中,所述第一引线与所述第二引线垂直,且所述第一引线与所述底切结构平行。

24、在一种可能的实现方式中,所述纳米压印子系统,用于,

25、在所述基板上制备超导膜层;

26、在所述超导膜层上旋涂纳米压印胶;

27、通过纳米压印掩膜版在所述纳米压印胶上压印出所述电路结构的结构图案;

28、基于所述结构图案在所述超导膜层上进行刻蚀;

29、清洗所述基板上的所述纳米压印胶,获得位于所述基板上的所述电路结构。

30、在一种可能的实现方式中,所述超导膜层的厚度为100纳米。

31、在一种可能的实现方式中,所述纳米压印子系统,用于通过干法刻蚀的方式,基于所述结构图案在所述超导膜层上进行刻蚀。

32、在一种可能的实现方式中,所述纳米压印子系统,还用于去除所述纳米压印胶的压印槽内残留的纳米压印胶。

33、本申请实施例提供的技术方案带来的有益效果至少包括:

34、在制备量子计算器件时,首先通过纳米压印的方式制备出约瑟夫森结的外围电路,以及约瑟夫森结与该外围电路相连的引线,并且引线和外围电路是一体的,这样后续制备的约瑟夫森结不需要额外再制备约瑟夫森结补丁/约瑟夫森结绷带与外围电路相连;然后,通过底切结构分别进行两个倾斜方向的超导材料蒸镀,制备出第一超导层和第二超导层,其中,第一超导层在与第二引线相交处形成约瑟夫森结,第二超导层连接第一超导层和第一引线的端部,从而将第一引线的端部与约瑟夫森结进行超导连接。通过上述方案制备量子计算器件中的约瑟夫森结时,可以避免引入寄生结,从而提高量子比特组件的退相干性,进而提高量子计算器件的性能。

35、应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。

本文档来自技高网...

【技术保护点】

1.一种约瑟夫森结制备方法,其特征在于,所述方法包括:

2.根据权利要求1所述的方法,其特征在于,所述底切结构还包括第四区域;所述第四区域为所述底切结构的开孔区域;所述第二区域位于所述第三区域和所述第四区域之间。

3.根据权利要求2所述的方法,其特征在于,所述第二区域的长度大于所述第一区域的长度,且所述第二引线中被所述第二区域覆盖的部分,位于所述第二区域中靠近所述第三区域的一侧。

4.根据权利要求1至3任一所述的方法,其特征在于,所述在所述第二引线上未被光刻胶覆盖的表面制备氧化层,包括:

5.根据权利要求4所述的方法,其特征在于,所述按照从所述第二区域到所述第一区域的方向倾斜进行离子刻蚀的时长为2分钟,刻蚀功率为200瓦。

6.根据权利要求4所述的方法,其特征在于,所述氧化腔内压力为4托尔;所述基板在所述氧化腔内的氧化时长为1000至2000秒。

7.根据权利要求1至3任一所述的方法,其特征在于,所述在所述第二引线上未被光刻胶覆盖的表面制备氧化层之前,还包括:

8.根据权利要求7所述的方法,其特征在于,所述对所述第一引线和所述第二引线上未被光刻胶覆盖的表面进行离子刻蚀,包括:

9.根据权利要求1至3任一所述的方法,其特征在于,所述第一超导层的镀膜增长速率为1纳米每秒;所述第一超导层的厚度为100纳米。

10.根据权利要求1至3任一所述的方法,其特征在于,所述第一引线与所述第二引线垂直,且所述第一引线与所述底切结构平行。

11.根据权利要求1至3任一所述的方法,其特征在于,所述通过纳米压印的方式在基板上制备电路结构,包括:

12.根据权利要求11所述的方法,其特征在于,所述超导膜层的厚度为100纳米。

13.根据权利要求11所述的方法,其特征在于,所述基于所述结构图案在所述超导膜层上进行刻蚀,包括:

14.根据权利要求11所述的方法,其特征在于,所述基于所述结构图案在所述超导膜层上进行刻蚀之前,还包括:

15.一种约瑟夫森结制备系统,其特征在于,所述系统包括:纳米压印子系统、光刻子系统、氧化子系统、以及蒸镀子系统;

...

【技术特征摘要】

1.一种约瑟夫森结制备方法,其特征在于,所述方法包括:

2.根据权利要求1所述的方法,其特征在于,所述底切结构还包括第四区域;所述第四区域为所述底切结构的开孔区域;所述第二区域位于所述第三区域和所述第四区域之间。

3.根据权利要求2所述的方法,其特征在于,所述第二区域的长度大于所述第一区域的长度,且所述第二引线中被所述第二区域覆盖的部分,位于所述第二区域中靠近所述第三区域的一侧。

4.根据权利要求1至3任一所述的方法,其特征在于,所述在所述第二引线上未被光刻胶覆盖的表面制备氧化层,包括:

5.根据权利要求4所述的方法,其特征在于,所述按照从所述第二区域到所述第一区域的方向倾斜进行离子刻蚀的时长为2分钟,刻蚀功率为200瓦。

6.根据权利要求4所述的方法,其特征在于,所述氧化腔内压力为4托尔;所述基板在所述氧化腔内的氧化时长为1000至2000秒。

7.根据权利要求1至3任一所述的方法,其特征在于,所述在所述第二引线上未被光刻胶覆盖的表面制备氧化层之前,还包括:

【专利技术属性】
技术研发人员:李登峰张文龙戴茂春卜坤亮
申请(专利权)人:腾讯科技深圳有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1