【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种芯片及其制作方法、电子设备。
技术介绍
1、鳍式场效应晶体管(fin field effect transistor，finfet)作为一种新的互补式金氧半导体晶体管，被广泛的应用至集成电路的先进工艺中，如16nm、10nm、7nm等工艺制程。目前的finfet中采用的金属栅极(metalgate)，是通过对假栅结构(dummygate)进行替代形成的，也即先去除dummygate，然后在去除dummygate的位置形成金属栅极(metalgate)。
2、参考图1所示，在现有的finfet的制作工艺中，通常先制作用于形成finfet的鳍结构f(fin)的鳍半导体条1(即finline)；然后再制作假栅半导体条2(即dummypolyline)；接下来，再对假栅半导体条2进行横向切断(polycut)形成切断区b后，才能形成假栅结构(dummygate)。但是在该制作工艺中，对于假栅半导体条2的制作以及对假栅半导体条2的切断是分开在不同的工艺阶段制作的，使得制作工艺复杂、且流程长，并且还容易出现dummypolyline(2)无法切断造成短路的问题，进而导致制作成本高、制作周期长等各种问题。
技术实现思路
1、本申请提供一种芯片及其制作方法、电子设备，能够简化制作工艺。
2、本申请提供一种芯片，包括衬底以及设置于衬底上的多个鳍式场效应晶体管；其中，多个鳍式场效应晶体管中包括相邻设置的第一鳍式场效应晶体管和第二鳍式场效应晶体管。第
3、本申请实施例提供的芯片中，在沿垂直鳍方向(即第二方向)上相邻的两个晶体管(即第一鳍式场效应晶体管和第二鳍式场效应晶体管)的金属栅极(即第一金属栅极和第二金属栅极)之间具有切断区，该芯片中设置第一介质层覆盖金属栅极的侧面形成侧壁(spacer)，并延伸覆盖至金属栅极在切断区的断面。在此情况下，可以理解的是，对于该芯片的制作而言，是形成第一介质层之前，先形成切断区完成了假栅结构的制作(假栅结构后续替换为金属栅极)，在形成第一介质层之前进行切断工艺，降低了切断工艺的难度，并且能够保证相邻两个假栅结构之间的有效切断，简化了制作工艺。此外，在形成切断区之后形成第一介质层，通过该第一介质层可以直接对切断区进行填充，无需对切断区进行单独填充，从而缩短了工艺流程。
4、在一些可能实现的方式中，芯片在位于第一金属栅极和第二金属栅极沿第一方向上的两侧具有隔离区；第一介质层延伸至隔离区；芯片中还设置有第二介质层；该第二介质层填充在间隔区、且位于第一介质层远离衬底的一侧。
5、在一些可能实现的方式中，第二介质层延伸至切断区中。在一些实现方式中，由于形成的切断区具有较大的宽度，形成的第一介质层可能未能填满切断区，也即第一介质层在切断区覆盖了两个假栅结构的断面，并在断面之间留有一定间隙，而后续形成的第二介质层会填充至该间隙中，以将整个切断区填满。
6、在一些可能实现的方式中，第二介质层包括sio2。
7、在一些可能实现的方式中，第一介质层包括sin、sion、sicon、sicn中的至少一种。
8、在一些可能实现的方式中，第一鳍式场效应晶体管包括平行设置的多个第一鳍结构；第二鳍式场效应晶体管包括平行设置的多个第二鳍结构。
9、本申请实施例还提供一种芯片的制作方法，该制作方法包括：在衬底上形成平行设置的多个第一半导体条，以用于形成多个鳍式场效应晶体管的鳍结构。形成第二半导体层，并对第二半导体层进行一次刻蚀，形成多个鳍式场效应晶体管的多个假栅结构；其中，多个假栅结构中包括第一假栅结构和第二假栅结构，第一假栅结构和第二假栅结构在垂直鳍结构的方向上对齐，且第一假栅结构和第二假栅结构中间具有切断区。依次形成第一介质层和第二介质层，并通过研磨工艺露出多个假栅结构的顶部；其中，第一介质层至少覆盖多个假栅结构的侧面以及位于切断区的断面，第二介质层填充在多个假栅结构的两侧区域。去除多个假栅结构，并在去除多个假栅结构的区域形成金属栅极。
10、本申请实施例提供的芯片制作方法，在形成第一介质层和第二介质层之前，对第二半导体层采用一次刻蚀工艺即可形成假栅结构(即完成了假栅结构的切断)，从而降低了切断工艺的难度，并且能够保证相邻两个假栅结构之间的有效切断。此外，本申请的制作方法完成在假栅结构之后形成第一介质层和第二介质层，可以直接对切断区进行填充，无需对切断区进行单独填充，缩短了工艺流程。同时采用本申请的制作方法在形成第一介质层和第二介质层之后仅需采用一次研磨工艺即可，从而降低了的栅极高度损失(gateheightloss)，更利于栅极高度控制(gateheightcontrol)。
11、在一些可能实现的方式中，上述形成第二半导体层，并对第二半导体层进行一次刻蚀，形成多个鳍式场效应晶体管的多个假栅结构，可以包括：形成第二半导体层。在第二半导体层的表面形成与第一半导体条垂直的多个硬掩膜条，并对多个硬掩膜条进行切断形成掩膜图案。对第二半导体层进行一次刻蚀，形成多个鳍式场效应晶体管的多个假栅结构。
12、在一些可能实现的方式中，在第二半导体层的表面形成与第一半导体条垂直的多个硬掩膜条，包括：采用自对准二次图案化工艺(selfalign double patterning，sadp)，在第二半导体层的表面形成与第一半导体条垂直的多个硬掩膜条。
13、在一些可能实现的方式中，第二介质层填充在切断区。
14、本申请实施例还提供一种电子设备，该电子设备包括电路板以及如前述任一种可能实现的方式中提供的芯片，该芯片与电路板电连接。
本文档来自技高网...【技术保护点】
1.一种芯片，其特征在于，包括衬底以及设置于衬底上的多个鳍式场效应晶体管；
2.根据权利要求1所述的芯片，其特征在于，
3.根据权利要求2所述的芯片，其特征在于，
4.根据权利要求2或3所述的芯片，其特征在于，所述第二介质层包括SiO2。
5.根据权利要求1-4任一项所述的芯片，其特征在于，所述第一介质层包括SiN、SiON、SiCON、SiCN中的至少一种。
6.根据权利要求1-5任一项所述的芯片，其特征在于，
7.一种芯片的制作方法，其特征在于，包括：
8.根据权利要求7所述的芯片的制作方法，其特征在于，
9.根据权利要求7或8所述的芯片的制作方法，其特征在于，
10.根据权利要求7-9任一项所述的芯片的制作方法，其特征在于，
11.一种电子设备，其特征在于，包括电路板以及如权利要求1-6任一项所述的芯片，所述芯片与所述电路板电连接。
【技术特征摘要】
1.一种芯片，其特征在于，包括衬底以及设置于衬底上的多个鳍式场效应晶体管；
2.根据权利要求1所述的芯片，其特征在于，
3.根据权利要求2所述的芯片，其特征在于，
4.根据权利要求2或3所述的芯片，其特征在于，所述第二介质层包括sio2。
5.根据权利要求1-4任一项所述的芯片，其特征在于，所述第一介质层包括sin、sion、sicon、sicn中的至少一种。
6.根据权...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。