【技术实现步骤摘要】
本申请涉及半导体，特别是涉及一种半导体结构及其制备方法。
技术介绍
1、背面照明(bsi)图像传感器(cis)通过深沟槽(dti)隔离光电二极管(pd)。光电二极管中，n型重掺杂区被p型重掺杂区环绕，从而形成pn结。
2、在图像传感器的形成过程中，通常是先形成浅沟槽，然后在浅沟槽底部形成深沟槽。在形成深沟槽之后，进行等离子体注入，从而在深沟槽侧壁形成p型重掺杂区。而等离子体注入容易造成晶体损伤，从而影响产品质量。
技术实现思路
1、本申请实施例中，提供一种半导体结构及其制备方法，可以有效提高产品质量。
2、一种半导体结构的制备方法，包括：
3、提供衬底，所述衬底内形成有多个隔离沟槽，所述隔离沟槽包括相互连通的第一沟槽以及第二沟槽，所述第一沟槽侧壁具有绝缘层，所述第二沟槽由所述第一沟槽向下延伸；
4、通过外延或者沉积方式，于所述第二沟槽内以及所述衬底的上表面形成第一重掺杂区；
5、于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区；
6、其中，所述第一重掺杂区与所述第二重掺杂区具有不同导电类型。
7、在其中一个实施例中，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之前，还包括：
8、于所述第二沟槽表面形成第一隔离层；
9、于所述第一隔离层表面形成多晶硅层，所述多晶硅层填充所述第二沟槽；
10、于所述第一沟槽内填充第二隔离层。
11、在其中一个实施例
12、对相邻的所述第二沟槽之间的所述衬底进行离子注入，形成所述第二重掺杂区。
13、在其中一个实施例中，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之后，还包括：
14、对所述衬底进行热处理。
15、在其中一个实施例中，所述热处理之后，所述第一重掺杂区的厚度为10nm至30nm。
16、在其中一个实施例中，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之后，还包括：
17、在相邻的所述第一沟槽之间形成垂直栅极；
18、在所述衬底上表面的所述第一重掺杂区内形成浮动扩散区，所述浮动扩散区位于所述垂直栅极的一侧。
19、在其中一个实施例中，所述于相邻的所述第一沟槽之间形成垂直栅极，包括：
20、于相邻的所述第一沟槽之间形成凹槽；
21、于所述凹槽的表面形成栅极介质层；
22、于所述栅极介质层表面形成栅极导电层，所述栅极导电层填充所述凹槽。
23、在其中一个实施例中，所述于所述栅极介质层表面形成栅极导电层之后，还包括：
24、于所述栅极导电层上表面形成保护介质层，所述保护介质层与所述栅极介质层将所述栅极导电层封闭包围。
25、在其中一个实施例中，所述在所述衬底上表面的所述第一重掺杂区内形成浮动扩散区之后，还包括：
26、自所述衬底背面，对所述衬底进行减薄；
27、于减薄后的所述衬底背面依次形成透光介质层、滤色器层以及透镜层。
28、一种半导体结构，包括：
29、衬底，所述衬底内形成有多个隔离沟槽，所述隔离沟槽包括相互连通的第一沟槽以及第二沟槽，所述第一沟槽侧壁具有绝缘层，所述第二沟槽由所述第一沟槽向下延伸；
30、第一重掺杂区，所述第一重掺杂区位于所述第二沟槽内以及所述衬底的上表面；
31、第二重掺杂区，位于相邻的所述第二沟槽之间的衬底内，
32、其中，所述第一重掺杂区与所述第二重掺杂区具有不同导电类型。
33、在其中一个实施例中，所述第一重掺杂区的厚度为10nm至30nm。
34、在其中一个实施例中，所述半导体结构还包括：
35、第一隔离层，位于所述第二沟槽表面；
36、多晶硅层，位于所述第一隔离层表面，且填充所述第二沟槽；
37、第二隔离层，位于所述第一沟槽内。
38、在其中一个实施例中，所述半导体结构还包括：
39、垂直栅极，在相邻的所述第一沟槽之间；
40、浮动扩散区，在所述衬底上表面的所述第一重掺杂区内，且位于所述垂直栅极的一侧。
41、在其中一个实施例中，所述垂直栅极包括：
42、凹槽，位于相邻的所述第一沟槽之间；
43、栅极介质层，位于所述凹槽的表面；
44、栅极导电层，位于所述栅极介质层表面，且填充所述凹槽。
45、在其中一个实施例中，所述垂直栅极还包括：
46、保护介质层，位于栅极导电层上表面，且与所述栅极介质层共同将所述栅极导电层封闭包围。
47、在其中一个实施例中，所述半导体结构还包括于所述衬底背面依次形成的透光介质层、滤色器层以及透镜层。
48、上述半导体结构及其制备方法，通过外延或者沉积方式，于第二沟槽内以及衬底的上表面形成第一重掺杂区。位于第二沟槽侧壁上的第一重掺杂区可以与第二重掺杂区形成有效形成pn结。因此，此时不需要再对第二沟槽侧壁进行等离子体注入，可以有效减少衬底晶体的损伤与污染。因此，本申请实施例可以有效提高产品质量。
49、同时，位于衬底的上表面的第一重掺杂区可以对光电二极管中的载流子(如电子)起到限制阻挡的作用，从而利于将光电二极管产生的载流子导出(如利于将载流子传输至后文中的浮动扩散区而导出)。
50、并且，在形成第一沟槽以及第二沟槽之后，通过一次外延生长或者一次沉积过程，即可以在第二沟槽内以及衬底的上表面同时形成第一重掺杂区，从而使得同一第一重掺杂区同时具有形成pn结与限制阻挡载流子作用，从而有效简化了工艺步骤，降低了工艺难度，且进一步提高产品质量。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之前，还包括：
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区，包括：
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之后，还包括：
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述热处理之后，所述第一重掺杂区的厚度为10nm至30nm。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之后，还包括：
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第一沟槽之间形成垂直栅极，包括：
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述于所述栅极介质层表面形成栅极导电层之后，还包括：
9.根据权
10.一种半导体结构，其特征在于，包括：
11.根据权利要求10所述的半导体结构，其特征在于，所述第一重掺杂区的厚度为10nm至30nm。
12.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：
13.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：
14.根据权利要求13所述的半导体结构，其特征在于，所述垂直栅极包括：
15.根据权利要求14所述的半导体结构，其特征在于，所述垂直栅极还包括：
16.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括于所述衬底背面依次形成的透光介质层、滤色器层以及透镜层。
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之前，还包括：
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区，包括：
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之后，还包括：
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述热处理之后，所述第一重掺杂区的厚度为10nm至30nm。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第二沟槽之间的衬底内形成第二重掺杂区之后，还包括：
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述于相邻的所述第一沟槽之间形成垂直栅极，包括：
8.根据权利要求7所述...
【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。