【技术实现步骤摘要】
本专利技术涉及usb，特别是涉及一种usb3.1降速桥的数据传输系统以及usb3.1降速桥。
技术介绍
1、随着信息量的爆炸和速率需求的提升，usb3正逐渐深入人们的生活。因而众多芯片厂商都将usb3控制器作为一个必不可少的ip之一，这些ip在芯片做原型验证时需要一起集成验证，由于原型验证的速率限制而usb3又必须要工作在特定速率下的原因，降速桥是必不可少的。目前的usb3降速桥屈指可数，即使可以用也只能与特定的设备进行连接，只能验证很少一部分基础功能，有很大局限性。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种usb3.1降速桥的数据传输系统以及usb3.1降速桥，用于解决以上现有技术问题。
2、为实现上述目的及其他相关目的，本专利技术提供一种usb3.1降速桥的数据传输系统，所述系统包括：usb3控制器、usb3.1降速桥、usb子卡以及usb设备；其中，usb3控制器位于慢时钟域，所述usb子卡以及usb设备位于快时钟域；所述usb3.1降速桥与usb3控制器通过pipe接口连接，与usb子卡通过usb差分线连接；所述usb3.1降速桥，包括：usb3接口模块、数据接收模块、数据发送模块以及数据存储模块；其中，所述usb3接口模块以及数据存储模块分别与数据接收模块以及数据发送模块连接；所述usb3接口模块，用于在慢时钟域将接收的来自usb3控制器的数据包进行处理以及在快时钟域将来自数据发送模块的数据包进行处理后通过usb子卡传输至us
3、于本专利技术的一实施例中，所述数据存储模块具有慢时钟域以及快时钟域共享的一接收ram以及一发送ram；其中，所述接收ram以及发送ram具有相同数量的储存区域；所述接收ram，用于储存由所述数据存储模块接收的数据包；所述发送ram，用于储存由所述数据存储模块发送的数据包。
4、于本专利技术的一实施例中，所述usb3控制器为主机设备或从机设备；其中，当所述usb3控制器为主机设备，所述usb3.1降速桥为主机模式；当所述usb3控制器为从机设备，所述usb3.1降速桥为从机模式。
5、于本专利技术的一实施例中，所述数据存储模块采用ram控制逻辑执行接收ram以及发送ram的读写操作；其中，所述ram控制逻辑包括：在主机模式下，基于每接收到的数据包的地址和端点动态分配接收ram空间以及发送ram空间进行储存，并在传输完毕后释放空间；在从机模式下，为数据包的每个端点分别固定分配一接收ram空间以及一发送ram空间进行储存。
6、于本专利技术的一实施例中，基于每接收到的数据包的地址和端点动态分配接收ram空间以及发送ram空间包括：每当接收到一个地址和端点均不同的数据包时，分配一接收ram空间以及一发送ram空间，并在传输完毕后释放空间。
7、于本专利技术的一实施例中，接收ram以及发送ram的每个区域包括：tp储存区域、dph储存区域以及dpp储存区域。
8、于本专利技术的一实施例中，所述数据存储模块还采用带宽处理逻辑、假包生成逻辑以及令牌处理逻辑；其中，所述带宽处理逻辑，用于生成itp包、计算带宽以及转发数据包操作中的一种或多种；所述假包生成逻辑，用于生成需要在特定时间内做协议握手的数据包；所述令牌处理逻辑，用于处理usb3协议内关于链路层令牌相关的握手，并根据速率和数据包的类型来释放usb3接口模块内的缓存。
9、于本专利技术的一实施例中，所述usb子卡包括：usb3 re-driver芯片、cc芯片以及usb3连接器；其中，所述cc芯片连接于所述usb3 re-driver芯片以及usb3连接器之间。
10、于本专利技术的一实施例中，所述usb3接口模块包括：usb3协议中规定的协议层、链路层和物理层，用于将接收的数据包进行处理获得对应的协议包。
11、为实现上述目的及其他相关目的，本专利技术提供一种usb3.1降速桥，包括：usb3接口模块、数据接收模块、数据发送模块以及数据存储模块；其中，所述usb3接口模块以及数据存储模块分别与数据接收模块以及数据发送模块连接；所述usb3接口模块，用于在慢时钟域将接收的来自usb3控制器的数据包进行处理以及在快时钟域将来自数据发送模块的数据包进行处理后通过usb子卡传输至usb设备；在快时钟域将接收的由usb子卡传输的来自usb设备的数据包进行处理以及在慢时钟域将来自数据发送模块的数据包进行处理后传输至usb3控制器；所述数据接收模块，用于在慢时钟域和/或快时钟域根据所述usb3接口模块的接口时序从所述usb3接口模块接收数据包，并发送至数据存储模块；所述数据存储模块，用于储存来自所述数据接收模块的数据包，并向所述数据发送模块发送数据包；所述数据发送模块，用于在慢时钟域和/或快时钟域接收由数据存储模块储存的数据包，并根据usb3接口模块的接口时序将数据包发送至所述usb3接口模块。
12、如上所述，本专利技术是一种usb3.1降速桥的数据传输系统以及usb3.1降速桥，具有以下有益效果：本专利技术提出一种usb3.1降速桥的数据传输方案，通过usb3.1降速桥的usb3接口模块、数据接收模块、数据发送模块以及数据存储模块实现了降速桥的跨频率数据传输；本专利技术兼容usb3.0，大部分逻辑均可fpga实现，降低了系统的复杂度。并使芯片在fpga原型验证阶段，降速后的usb3.1或usb3.0控制器可与外界正常速率下工作的主机或从机进行有效交互，从而更充分的验证芯片内usb3控制器的功能。
本文档来自技高网...【技术保护点】
1.一种USB3.1降速桥的数据传输系统，其特征在于，所述系统包括：USB3控制器、USB3.1降速桥、USB子卡以及USB设备；
2.根据权利要求1中所述的USB3.1降速桥的数据传输系统，其特征在于，所述数据存储模块具有慢时钟域以及快时钟域共享的一接收RAM以及一发送RAM；其中，所述接收RAM以及发送RAM具有相同数量的储存区域；所述接收RAM，用于储存由所述数据存储模块接收的数据包；所述发送RAM，用于储存由所述数据存储模块发送的数据包。
3.根据权利要求2中所述的USB3.1降速桥的数据传输系统，其特征在于，所述USB3控制器为主机设备或从机设备；其中，当所述USB3控制器为主机设备，所述USB3.1降速桥为主机模式；当所述USB3控制器为从机设备，所述USB3.1降速桥为从机模式。
4.根据权利要求3中所述的USB3.1降速桥的数据传输系统，其特征在于，所述数据存储模块采用RAM控制逻辑执行接收RAM以及发送RAM的读写操作；
5.根据权利要求4中所述的USB3.1降速桥的数据传输系统，其特征在于，基于每接收到的数据包的
6.根据权利要求2中所述的USB3.1降速桥的数据传输系统，其特征在于，接收RAM以及发送RAM的每个区域包括：TP储存区域、DPH储存区域以及DPP储存区域。
7.根据权利要求4中所述的USB3.1降速桥的数据传输系统，其特征在于，所述数据存储模块还采用带宽处理逻辑、假包生成逻辑以及令牌处理逻辑；
8.根据权利要求1中所述的USB3.1降速桥的数据传输系统，其特征在于，所述USB子卡包括：USB3 Re-driver芯片、cc芯片以及USB3连接器；其中，所述cc芯片连接于所述USB3Re-driver芯片以及USB3连接器之间。
9.根据权利要求1中所述的USB3.1降速桥的数据传输系统，其特征在于，所述USB3接口模块包括：USB3协议中规定的协议层、链路层和物理层，用于将接收的数据包进行处理获得对应的协议包。
10.一种USB3.1降速桥，其特征在于，包括：USB3接口模块、数据接收模块、数据发送模块以及数据存储模块；
...【技术特征摘要】
1.一种usb3.1降速桥的数据传输系统，其特征在于，所述系统包括：usb3控制器、usb3.1降速桥、usb子卡以及usb设备；
2.根据权利要求1中所述的usb3.1降速桥的数据传输系统，其特征在于，所述数据存储模块具有慢时钟域以及快时钟域共享的一接收ram以及一发送ram；其中，所述接收ram以及发送ram具有相同数量的储存区域；所述接收ram，用于储存由所述数据存储模块接收的数据包；所述发送ram，用于储存由所述数据存储模块发送的数据包。
3.根据权利要求2中所述的usb3.1降速桥的数据传输系统，其特征在于，所述usb3控制器为主机设备或从机设备；其中，当所述usb3控制器为主机设备，所述usb3.1降速桥为主机模式；当所述usb3控制器为从机设备，所述usb3.1降速桥为从机模式。
4.根据权利要求3中所述的usb3.1降速桥的数据传输系统，其特征在于，所述数据存储模块采用ram控制逻辑执行接收ram以及发送ram的读写操作；
5.根据权利要求4中所述的usb3.1降速桥的数据传输系统，其特征在于，基于...
【专利技术属性】
技术研发人员：阴智昊，卢笙，范凯，曾科南，李红凯，唐仕武，
申请(专利权)人：芯启源上海半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。