【技术实现步骤摘要】
本专利技术属于集成电路领域，具体涉及一种用于流水线型模数转换器的差分时钟接收电路。
技术介绍
1、高速高精度流水线型模数转换器，采样过程需要满足奈奎斯特采样定律，暨采样频率需要为输入频率的两倍，故采样过程往往需要很高的采样率，因而需要高频率高质量的时钟信号。然而时钟信号在接收过程中除了传输通道造成的信号失真，还会由于接收电路的自身结构面临信号串扰、反射、阻抗失配和损耗等非理想问题，不可避免地引入时钟信号相位噪声和时钟抖动，使得时钟信号完整性受到影响，这种影响随着时钟频率的不断增加而越专利技术显。由外部干扰或内部噪声的影响而发生的时钟抖动，使得时钟信号不稳定，而时钟信号的不稳定，会导致模数转换器的采样周期出现抖动，造成采样周期的不确定性，严重影响采样模块结构的准确性，进而对整体模数转换精度产生直接影响，甚至使整体电路的工作，尤其数字电路模块，出现无法避免的时序问题。当输入信号频率较高时，为保持整体的信噪比不下降，就需要更小时钟抖动的时钟信号，这对时钟接收模块以及后续对时钟的传输提出了更高的要求。
2、相关技术中，接收高速时钟信号的方案主要包括两种：一种是传统的高速全差分接收电路，另一种是在差分接收端采用简单的差分对输入结构的运算放大器，后续再通过复杂且面积大的占空比校正模块进行时钟信号的校准。然而，前一种现有方案中，电路本身引入的噪声无法避免，这一问题在高速时钟应用场景下尤为突出，因此如果模数转换器需要保证具有足够的精度，就需要复杂的占空比调制电路，然而复杂的占空比调制电路将不可避免地使电路整体面积和功耗的增大。第二种
3、因此，如何在接收高速时钟信号时保持其信号的完整性的同时降低时钟抖动，是一项亟待解决的技术问题。
技术实现思路
1、为了解决现有技术中所存在的上述问题，本专利技术提供了一种用于流水线型模数转换器的差分时钟接收电路。
2、本专利技术要解决的技术问题通过以下技术方案实现：
3、本专利技术提供了一种用于流水线型模数转换器的差分时钟接收电路，包括：差分阻抗匹配网络、全差分时钟接收模块及参考时钟对齐模块；其中，
4、所述差分阻抗匹配网络，用于对外部输入的第一差分时钟信号进行阻抗匹配，得到第二差分时钟信号；
5、所述全差分时钟接收模块，包括：全差分时钟接收运放、差分转单端运放以及第一反相器链；
6、其中，所述全差分时钟接收运放用于接收并放大所述第二差分时钟信号，得到第三差分时钟信号；所述全差分时钟接收运放为全pmos管搭建的套筒式运放，所述套筒式运放的同相输入端和同相输出端之间跨接电容c1，反相输入端和反相输出端之间跨接电容c2；
7、所述差分转单端运放，用于将所述第三差分时钟信号转为第一时钟信号；
8、所述第一反相器链用于对所述第一时钟信号进行波形整形，得到第二时钟信号；
9、所述参考时钟对齐模块，用于对所述第二时钟信号和参考时钟信号进行比较，得到时钟延时信号；比较所述时钟延时信号和参考延时信号；若所述时钟延时信号的延时大于所述参考延时信号的延时，对所述第二时钟信号进行至少一次的脉宽调制，直至所述第二时钟信号的上升沿与所述参考时钟信号的上升沿对齐后将其输出；若所述时钟延时信号的延时不大于所述参考延时信号的延时，输出所述第二时钟信号；其中，所述参考时钟信号为与所述第一差分时钟信号的正信号同相位的时钟信号；所述参考延时信号是将所述参考时钟信号延时预设时长得到的，所述预设时长为所述参考时钟信号的最大允许延时。
10、在一个实施例中，本专利技术的差分阻抗匹配网络包括：内部静态偏置电路、电阻网络和二极管保护电路；
11、所述内部静态偏置电路，用于为所述差分阻抗匹配网络提供固定的内部直流弱驱动偏置；
12、所述电阻网络，用于对所述第一差分时钟信号进行阻抗匹配，得到所述第二差分时钟信号；
13、所述二极管保护电路，用于为所述差分阻抗匹配网络提供静电保护。
14、在一个实施例中，本专利技术的差分阻抗匹配网络包括：nmos管nm1、电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、二极管dio1、二极管dio2、二极管dio3和二极管dio4；其中，电阻r2连接电阻r3，nmos管nm1的栅极连接第一偏置电压，源极接地，漏极通过电阻r1连接电阻r2与电阻r3两者的连接节点；
15、电阻r2远离所述连接节点的一端接收所述第一差分时钟信号的第一子信号，并通过电阻r4输出所述第二差分时钟信号的第一子信号；
16、电阻r3远离所述连接节点的一端接收所述第一差分时钟信号的第二子信号，并通过电阻r5输出所述第二差分时钟信号的第二子信号；同一差分时钟信号的第一子信号和第二子信号振幅相同、相位相反；
17、二极管dio1的正端接地，负端连接所述第一差分时钟信号的第一子信号；
18、二极管dio2的正端连接所述第一差分时钟信号的第一子信号，负端连接电源电压；
19、二极管dio3的正端接地，负端连接所述第一差分时钟信号的第二子信号；
20、二极管dio4的正端连接所述第一差分时钟信号的第二子信号，负端连接电源电压。
21、在一个实施例中，本专利技术的全差分时钟接收运放包括：pmos管pm1、pmos管pm2、pmos管pm3、pmos管pm4、pmos管pm5、pmos管pm6、pmos管pm7、pmos管pm8、电容c1、电容c2和电阻r6；
22、其中，pmos管pm1的栅极连接第二偏置电压，源极连接电源电压，漏极连接pmos管pm2的源极和pmos管pm3的源极；
23、pmos管pm2的栅极接收所述第二差分时钟信号的第一子信号，源极连接pmos管pm1的漏极和pmos管pm3的源极，漏极连接pmos管pm4的源极；
24、pmos管pm3的栅极接收所述第二差分时钟信号的第二子信号，源极连接pmos管pm1的漏极和pmos管pm2的源极，漏极连接pmos管pm5的源极；
25、pmos管pm4的栅极连接第三偏置电压，源极连接pmos管pm2的漏极；pmos管pm4的漏极连接pmos管pm6的源极，连接处为第一节点；所述第一节点输出所述第三差分时钟信号的第二子信号；
26、pmos管pm5的栅极连接所述第三偏置电压，源极连接pmos管pm3的漏极；pmos管pm5的漏极连接pmos管pm7的源极，连接处为第二节点；所述第二节点输出所述第三差分时钟信号的第一子信号；
27、pmos管pm6的栅极连接第四偏置电压，源极连接pmos管pm4的漏极，漏极连接pmos管pm8的源极；
28、pmos管pm7的栅极连接所述第四偏置电压，源极连接pmos管pm5的漏极，漏极连接pmos管pm8的源极；
29、pmos管pm8的源极连接本文档来自技高网...
【技术保护点】
1.一种用于流水线型模数转换器的差分时钟接收电路，其特征在于，包括：差分阻抗匹配网络、全差分时钟接收模块及参考时钟对齐模块；其中，
2.根据权利要求1所述的差分时钟接收电路，其特征在于，所述差分阻抗匹配网络包括：内部静态偏置电路、电阻网络和二极管保护电路；
3.根据权利要求1所述的差分时钟接收电路，其特征在于，所述差分阻抗匹配网络包括：NMOS管NM1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、二极管DIO1、二极管DIO2、二极管DIO3和二极管DIO4；其中，电阻R2连接电阻R3，NMOS管NM1的栅极连接第一偏置电压，源极接地，漏极通过电阻R1连接电阻R2与电阻R3两者的连接节点；
4.根据权利要求1所述的差分时钟接收电路，其特征在于，所述全差分时钟接收运放包括：PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6、PMOS管PM7、PMOS管PM8、电容C1、电容C2和电阻R6；
5.根据权利要求4所述差分时钟接收电路，其特征在于，所述差分转单端运放包括：PMOS
6.根据权利要求5所述的差分时钟接收电路，其特征在于，所述第一反相器链包括：第一级反相器、第二级反相器和NMOS管NM8；
7.根据权利要求1所述的差分时钟接收电路，其特征在于，所述参考时钟对齐模块，包括：上升沿判别电路；
8.根据权利要求7所述的差分时钟接收电路，其特征在于，所述参考时钟对齐模块，还包括：延时判别模块；
9.根据权利要求8所述的差分时钟接收电路，其特征在于，所述参考时钟对齐模块，还包括：脉宽调制模块；
...【技术特征摘要】
1.一种用于流水线型模数转换器的差分时钟接收电路，其特征在于，包括：差分阻抗匹配网络、全差分时钟接收模块及参考时钟对齐模块；其中，
2.根据权利要求1所述的差分时钟接收电路，其特征在于，所述差分阻抗匹配网络包括：内部静态偏置电路、电阻网络和二极管保护电路；
3.根据权利要求1所述的差分时钟接收电路，其特征在于，所述差分阻抗匹配网络包括：nmos管nm1、电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、二极管dio1、二极管dio2、二极管dio3和二极管dio4；其中，电阻r2连接电阻r3，nmos管nm1的栅极连接第一偏置电压，源极接地，漏极通过电阻r1连接电阻r2与电阻r3两者的连接节点；
4.根据权利要求1所述的差分时钟接收电路，其特征在于，所述全差分时钟接收运放包括：pmos管pm1、pmos管pm2、pmos管pm3、pmos...
【专利技术属性】
技术研发人员：李迪，魏子雄，崔芯慧，朱昊，李凤，谌东东，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。