【技术实现步骤摘要】
本专利技术是关于数字电路领域，特别是关于一种提升spi读写寄存器速度的方法及应用。
技术介绍
1、spi(serial peripheral interface)，即串行外设接口，是一种高速、全双工的数据通信总线。对于当前spi寄存器读写，特别是三线模式，多数公司的典型工作频率只有几mhz，甚至低至1mhz，其中三线模式spi指写入和读出数据共用一根数据线。对于配置寄存器读写速度没有特别要求的应用，上述速度可以满足，但对配置寄存器读写速度有特别要求的应用，比如快速跳频应用，部分应用需要在1秒钟内跳频4万次，即25us跳频一次。例如，基于1mhz的速度进行写寄存器，对于需要传输的控制位+地址+数据，写一个双字节寄存器的时间大概30us左右，若要写5个双字节寄存器，则需要大概150us左右，考虑到电路本身的校准和稳定、锁定等时间，现有技术中的速度远远不能满足需求。
2、现有技术中限制spi速度存在以下三个瓶颈，第一，三线模式下进行读寄存器，存在一个数据线驱动从spi主设备转移到从设备的过程，在做数字电路设计时，该转换过程会影响spi读寄存器速度的提升；第二，当spi读寄存器的地址位较长时，地址解码时间也是一个限制spi读寄存器速度提升的因素；第三，进行多寄存器操作时，需要每次发送地址位和控制位，耗费较长spi读写寄存器时间。
3、公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
1、本专利技术的目的在于提供一种提升spi读写寄存器速度的方法及应用，其能够有效提高spi的读写速度，缩短高速跳频等应用在寄存器读写的时间。
2、为实现上述目的，本专利技术的实施例提供了一种提升spi写寄存器速度的方法。
3、在本专利技术的一个或多个实施方式中，所述方法包括：写寄存器时，在传输地址位后传输控制位到spi从设备中；根据寄存器地址，将数据写入对应的寄存器。
4、在本专利技术的一个或多个实施方式中，所述方法还包括：在传输地址位时，将寄存器地址分为高位和低位，并在spi应用的需求地址位宽不大于所述寄存器地位的位宽时，将所述寄存器地址的高位设置为0。
5、在本专利技术的一个或多个实施方式中，所述方法还包括：在进行多个地址连续的寄存器的写入时，在第一次传输地址位和控制位后，对所述多个寄存器的数据字节进行连续写入。
6、另一方面，本专利技术的实施例还提供了一种提升spi写寄存器速度的方法。
7、在本专利技术的一个或多个实施方式中，所述spi在三线工作模式，读寄存器时，在传输地址位后传输控制位到spi从设备中，进行地址解码；基于预留的时钟周期，将数据线驱动从spi主设备切换至所述spi从设备；完成数据线驱动切换后，将对应的寄存器数据通过数据线传输到所述spi主设备中。
8、在本专利技术的一个或多个实施方式中，在预留一个时钟周期时，所述基于预留的时钟周期，将数据线驱动从spi主设备切换至所述spi从设备，具体包括：在预留的时钟周期的上升沿或下降沿处，控制所述spi主设备放弃驱动数据线，且控制所述spi从设备驱动数据线。
9、在本专利技术的一个或多个实施方式中，在预留两个时钟周期时，所述基于预留的时钟周期，将数据线驱动从spi主设备切换至所述spi从设备，具体包括：在第一时钟周期的上升沿或下降沿处，控制所述spi主设备放弃驱动数据线；在第二时钟周期的上升沿或下降沿处，控制所述spi从设备驱动数据线。
10、在本专利技术的一个或多个实施方式中，在发送地址时，发送地址位后发送控制位到目的设备中，进行地址解码，具体包括：基于传输地址位和传输控制位的时钟周期，以及数据线驱动切换预留的时钟周期，进行地址解码。
11、在本专利技术的一个或多个实施方式中，所述方法还包括：在传输地址位时，将寄存器地址分为高位和低位，并在spi应用的需求地址位宽不大于所述寄存器地位的位宽时，将所述寄存器地址的高位设置为0。
12、在本专利技术的一个或多个实施方式中，所述方法还包括：在进行多个地址连续的寄存器的读取时，在第一次传输地址位和控制位后，对所述多个寄存器的数据字节进行连续读取。
13、在本专利技术的另一个方面当中，提供了一种提升spi写寄存器速度的系统，其包括传输模块和写入模块。
14、传输模块，用于写寄存器时，在传输地址位后传输控制位到spi从设备中。
15、写入模块，用于根据寄存器地址，将数据写入对应的寄存器。
16、在本专利技术的一个或多个实施方式中，所述传输模块还用于：在传输地址位时，将寄存器地址分为高位和低位，并在spi应用的需求地址位宽不大于所述寄存器地位的位宽时，将所述寄存器地址的高位设置为0。
17、在本专利技术的一个或多个实施方式中，所述写入模块还用于：在进行多个地址连续的寄存器的写入时，在第一次传输地址位和控制位后，对所述多个寄存器的数据字节进行连续写入。
18、在本专利技术的另一个方面当中，提供了一种提升spi读寄存器速度的系统，其包括解码模块、转换模块和读取模块。
19、解码模块，用于读寄存器时，在传输地址位后传输控制位到spi从设备中，进行地址解码。
20、转换模块，用于基于预留的时钟周期，将数据线驱动从spi主设备切换至所述spi从设备。
21、读取模块，用于完成数据线驱动切换后，将对应的寄存器数据通过数据线传输到所述spi主设备中。
22、在本专利技术的一个或多个实施方式中，所述解码模块还用于：在传输地址位时，将寄存器地址分为高位和低位，并在spi应用的需求地址位宽不大于所述寄存器地位的位宽时，将所述寄存器地址的高位设置为0。
23、在本专利技术的一个或多个实施方式中，所述解码模块还用于：基于传输地址位和传输控制位的时钟周期，以及数据线驱动切换预留的时钟周期，进行地址解码。
24、在本专利技术的一个或多个实施方式中，所述转换模块还用于：在预留的时钟周期的上升沿或下降沿处，控制所述spi主设备放弃驱动数据线，且控制所述spi从设备驱动数据线。
25、在本专利技术的一个或多个实施方式中，所述转换模块还用于：在预留两个时钟周期时，在第一时钟周期的上升沿或下降沿处，控制所述spi主设备放弃驱动数据线；在第二时钟周期的上升沿或下降沿处，控制所述spi从设备驱动数据线。
26、在本专利技术的一个或多个实施方式中，所述解码模块还用于：在进行多个地址连续的寄存器的读取时，在第一次传输地址位和控制位后，对所述多个寄存器的数据字节进行连续读取。
27、与现有技术相比，根据本专利技术实施方式的提升spi读写寄存器速度的方法及应用，其通过调整地址位和控制位的传输顺序，能够提高spi读写速度，缩短高速跳频等应用在寄存器读写环节的时间，解决了长地址解码时间长的问题；通过预留时钟周期，能够提升三线模式下spi读寄存器本文档来自技高网...
【技术保护点】
1.一种提升SPI写寄存器速度的方法，其特征在于，所述方法包括：
2.如权利要求1所述的提升SPI写寄存器速度的方法，其特征在于，所述方法还包括：
3.如权利要求1所述的提升SPI写寄存器速度的方法，其特征在于，所述方法还包括：
4.一种提升SPI读寄存器速度的方法，其特征在于，所述SPI在三线工作模式，所述方法包括：
5.如权利要求4所述的提升SPI读寄存器速度的方法，其特征在于，在预留一个时钟周期时，所述基于预留的时钟周期，将数据线驱动从SPI主设备切换至所述SPI从设备，具体包括：
6.如权利要求4所述的提升SPI读寄存器速度的方法，其特征在于，在预留两个时钟周期时，所述基于预留的时钟周期，将数据线驱动从SPI主设备切换至所述SPI从设备，具体包括：
7.如权利要求4所述的提升SPI读寄存器速度的方法，其特征在于，在传输地址位后传输控制位到SPI从设备中，进行地址解码，具体包括：
8.如权利要求4所述的提升SPI读寄存器速度的方法，其特征在于，所述方法还包括：
9.如权利要求4所
10.一种提升SPI读寄存器速度的系统，其特征在于，所述SPI在三线工作模式，所述系统包括：
...【技术特征摘要】
1.一种提升spi写寄存器速度的方法，其特征在于，所述方法包括：
2.如权利要求1所述的提升spi写寄存器速度的方法，其特征在于，所述方法还包括：
3.如权利要求1所述的提升spi写寄存器速度的方法，其特征在于，所述方法还包括：
4.一种提升spi读寄存器速度的方法，其特征在于，所述spi在三线工作模式，所述方法包括：
5.如权利要求4所述的提升spi读寄存器速度的方法，其特征在于，在预留一个时钟周期时，所述基于预留的时钟周期，将数据线驱动从spi主设备切换至所述spi从设备，具体包括：
6.如权利要求4所述的提升s...
【专利技术属性】
技术研发人员：付先学，唐立田，
申请(专利权)人：泛升云微电子北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。