适合数字集成的Ｄ类放大器制造技术

适合数字集成的Ｄ类放大器，涉及电子技术，特别涉及集成电路芯片技术。本实用新型专利技术包括积分器、电压控制延时电路、时钟电路、脉冲宽度调制电路和输出级，积分器的输入端接系统输入端，输出端接电压控制延时电路的控制端，电压控制延时电路的输入端接时钟电路，输出端接脉冲宽度调制电路的ＲＥＳＥＴ端，时钟电路接脉冲宽度调制电路的ＳＥＴ端，脉冲宽度调制电路的输出端接输出级，输出级的输出端接积分器的输入端。本实用新型专利技术的有益效果是，摒弃了已有技术中采用模拟振荡器和比较器的方案，采用数字技术中的ＶＣＤＬ和ＲＳ触发器实现ＰＷＭ调制，受噪声影响小，不会产生错误调制，更加适合与数字芯片集成。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子技术，特别涉及集成电路芯片。
技术介绍
D类功率放大器也称PWM放大器，可用于放大音频信号。D类功率放大器通常包含 积分器和比较器，积分器的输出与振荡器输出的锯齿波或三角波比较，输出PWM波。传统的 D类功率放大器由于含有比较器和输出锯齿波或三角波的振荡器，易受噪声干扰，并不适合 与大规模的数字电路集成。传统的D类功率放大器当积分器的输出信号斜率变化时，PWM 波输出可能会在一个周期输出多个脉冲，产生调制错误。图1所示为现有技术的典型电路。 电路由积分器、比较器2和输出级3构成。积分器由放大器1和电容8构成。电容8连接 放大器1的输出端和反向输入端。放大器1的反向输入端就是积分器的输入端，输出端就 是积分器的输出端。积分器通过一个电阻16接到系统的输入端INPUT。比较器2的反向输 入端直接接到放大器1的输出端，正向输入端连接振荡器17的输出端。输出级3的输入连 接比较器2的输出端，输出端为系统的输出端OUTPUT。系统的输出端连接到滤波器4，滤波 器输出连接到负载5。负载5通常为扬声器。一个电阻9连接系统的输出端OUTPUT和放大 器1的反向输入端。
技术实现思路
本技术所要解决的技术问题是，提供一种具有较强的抗干扰性、适合数字集 成的D类放大器。本技术解决所述技术问题采用的技术方案是，适合数字集成的D类放大器， 其特征在于，包括积分器、电压控制延时电路、时钟电路、脉冲宽度调制电路和输出级，积分 器的输入端接系统输入端，输出端接电压控制延时电路的控制端，电压控制延时电路的输 入端接时钟电路，输出端接脉冲宽度调制电路的RESET端，时钟电路接脉冲宽度调制电路 的SET端，脉冲宽度调制电路的输出端接输出级，输出级的输出端接积分器的输入端。脉冲宽度调制电路为边沿触发的RS触发器。本技术的有益效果是，摒弃了已有技术中采用模拟振荡器和比较器的方案， 采用数字技术中的VCDL和RS触发器实现PWM调制，受噪声影响小，不会产生错误调制，更 加适合于数字芯片集成。以下结合附图和具体实施方式对本技术作进一步的说明。附图说明图1是现有技术的示意图。图2是本技术一种实施方式的结构示意图。图中，H(S)为积分器，VCDL为电 压控制延时电路，CLK为时钟电路，RS表示RS积分电路，INPUT为输入，OUTPUT为输出。图3是本技术的积分器的一种实施方式电路图。具体实施方式本技术的D类功率放大器，包括积分器、电压控制延时电路、时钟电路、脉冲 宽度调制电路和输出级，积分器的输入端接系统输入端，输出端接电压控制延时电路的控 制端，电压控制延时电路的输入端接时钟电路，输出端接脉冲宽度调制电路的RESET端，时 钟电路接脉冲宽度调制电路的SET端，脉冲宽度调制电路的输出端接输出级，输出级的输 出端接积分器的输入端。具体电路参见图2。本实施方式的电路由积分器21、电压控制延迟线23，PWM电路24和输出级3构成。 积分器21的输入为系统的输入INPUT，输出接电压控制延迟线23的控制端。电压控制延迟 线23输入端接时钟电路22的输出端，输出端接PWM电路24的RESET端。时钟电路22的 输出同时连接PWM电路24的SET端。输出级3的输入连接PWM电路24的输出端，输出端 为系统的输出端OUTPUT。系统的输出端连接到滤波器4，滤波器输出连接到负载5。负载5 通常为扬声器。依据本技术，系统输出端OUTPUT与积分器之间有一个反馈支路。依据本技术，PWM电路为一个RS触发器，且为边沿触发。具体工作为假设上 升沿触发，当SET端输入一个上升沿信号，输出高电平，RESET端输入一个上升沿信号，输出 低电平。当PWM电路为下降沿触发时，结果相同。V⑶L的增益为k，延迟时间为t，控制电压为Vc，且关系为t = kXVc同时，时钟的周期为T，则占空比为 t k Ratio = — = — χ KcT T由此可见，本技术的电路，其输出信号的占空比与积分器的输出电压为线性 正比关系。图2中的模块30包括积分器和输入、反馈网络，图3为其一种具体实现。积分器 包含一个运算放大器37，一个电容36连接放大器37的输出端及反向输入端。放大器37的 反向输入端通过电阻34连接系统输入端INPUT，通过一个电阻35连接系统输出端OUTPUT。 当系统输入端INPUT输入一个电压Vin，系统输出一个占空比稳定的输出信号。此时积分器 的输出端的电压稳定，积分器的输入电流为零，即V Vf + f = 0 Rm Rf系统输出可以表示为RfVout=-^-VmKm其中V。ut为系统的等效输出电压，Vin为系统的输出电压，Rf为反馈电阻35的电阻 值，Rin为输入电阻34的电阻值。权利要求适合数字集成的D类放大器，其特征在于，包括积分器、电压控制延时电路、时钟电路、脉冲宽度调制电路和输出级，积分器的输入端接系统输入端，输出端接电压控制延时电路的控制端，电压控制延时电路的输入端接时钟电路，输出端接脉冲宽度调制电路的RESET端，时钟电路接脉冲宽度调制电路的SET端，脉冲宽度调制电路的输出端接输出级，输出级的输出端接积分器的输入端。2.如权利要求1所述的适合数字集成的D类放大器，其特征在于，脉冲宽度调制电路为 边沿触发的RS触发器。专利摘要适合数字集成的D类放大器，涉及电子技术，特别涉及集成电路芯片技术。本技术包括积分器、电压控制延时电路、时钟电路、脉冲宽度调制电路和输出级，积分器的输入端接系统输入端，输出端接电压控制延时电路的控制端，电压控制延时电路的输入端接时钟电路，输出端接脉冲宽度调制电路的RESET端，时钟电路接脉冲宽度调制电路的SET端，脉冲宽度调制电路的输出端接输出级，输出级的输出端接积分器的输入端。本技术的有益效果是，摒弃了已有技术中采用模拟振荡器和比较器的方案，采用数字技术中的VCDL和RS触发器实现PWM调制，受噪声影响小，不会产生错误调制，更加适合与数字芯片集成。文档编号H03F3/217GK201690417SQ20102016993公开日2010年12月29日 申请日期2010年4月22日 优先权日2010年4月22日专利技术者于廷江, 向本才, 李文昌, 黄国辉 申请人:成都成电硅海科技股份有限公司本文档来自技高网...

【技术保护点】
适合数字集成的Ｄ类放大器，其特征在于，包括积分器、电压控制延时电路、时钟电路、脉冲宽度调制电路和输出级，积分器的输入端接系统输入端，输出端接电压控制延时电路的控制端，电压控制延时电路的输入端接时钟电路，输出端接脉冲宽度调制电路的ＲＥＳＥＴ端，时钟电路接脉冲宽度调制电路的ＳＥＴ端，脉冲宽度调制电路的输出端接输出级，输出级的输出端接积分器的输入端。

【技术特征摘要】

【专利技术属性】
技术研发人员：李文昌，于廷江，黄国辉，向本才，
申请(专利权)人：成都成电硅海科技股份有限公司，
类型：实用新型
国别省市：90[中国|成都]