堆栈式图像传感器芯片及电子设备制造技术

本申请提供了一种堆栈式图像传感器芯片及电子设备，通过在第一晶圆的第一介电层形成第一键合块，同时在相向设置的第二晶圆的第二介电层形成第二键合块，通过将第一键合块和第二键合块连接，实现第一晶圆和第二晶圆的键合连接；由于在第一晶圆像素区对应的第一介电层也设置了第一键合块，因此在提升键合强度的同时，避免因图像传感器芯片的像素区的晶圆表面在磨平工艺中产生损耗导致图像传感器接收光的效果受到影响，进而有效提升堆栈式图像传感器芯片的良率和稳定性

【技术实现步骤摘要】
堆栈式图像传感器芯片及电子设备


[0001]本申请涉及图像传感器领域，特别涉及一种堆栈式图像传感器芯片及电子设备
。

技术介绍

[0002]随着图像传感器行业的发展，为了实现在同一块芯片上利用不同制程增加单块芯片所承载的晶体管数量，堆栈式图像传感器芯片应运而生，利用不同工艺制程形成至少两块实现不同功能的晶圆，并通过键合的方式实现至少两块不同功能的晶圆在垂直方向上的堆叠设置
。
[0003]在现有的由两块实现不同功能的晶圆堆叠形成的堆栈式图像传感器芯片中，两块晶圆的堆叠方式既可以是依次堆叠，也可以是相向堆叠
。
在相向堆叠的堆栈式图像传感器芯片中，通常需要通过在非像素区沉积金属之后对整块晶圆进行磨平的方式形成键合块，而未设置键合块的像素区会因为在磨平工艺中产生损耗，进而导致键合面不平整，导致对两块相向的晶圆进行键合强度降低，同时像素区在磨平工艺中产生损耗也会影响图像传感器接收光的效果，进而影响产品的良率和稳定性
。

技术实现思路

[0004]本申请提供了一种堆栈式图像传感器芯片及电子设备，技术方案如下：
[0005]第一方面，提供了一种堆栈式图像传感器芯片，所述堆栈式图像传感器芯片由堆栈式图像传感器晶圆切割形成，堆栈式图像传感器晶圆至少包括相向堆叠设置的第一晶圆和第二晶圆，其中：
[0006]所述第一晶圆包括像素基板，所述像素基板包括逻辑区和像素区，所述像素区设置有像素阵列，所述像素阵列包括若干阵列设置的像素单元；所述像素基板的一侧设置有第一介电层，在所述第一介电层内远离所述像素阵列的一侧设置有第一键合层，所述第一键合层包括阵列设置的若干第一键合块，且所述第一键合块在像素阵列上的正投影位于所述像素单元内；所述第二晶圆层叠设置有第二介电层和功能基板，所述第二介电层内远离所述功能基板的一侧设置有第二键合层，所述第二键合层包括阵列设置的若干第二键合块；所述第一晶圆和所述第二晶圆通过所述第一键合层和所述第二键合层键合连接，且任一所述第一键合块在垂直方向上对应一个所述第二键合块
。
[0007]在其中一个实施方式中，所述第一键合层与所述像素阵列平行设置，且所述第一键合块的中心与所述像素单元的中心之间的连线垂直于所述像素阵列
。
[0008]在其中一个实施方式中，所述像素单元包括四个子像素，所述四个子像素构成2×2的二维阵列；所述第一键合块在像素阵列上的正投影覆盖所述四个子像素，且相邻两个所述第一键合块的中心之间的距离为所述子像素宽度的两倍
。
[0009]在其中一个实施方式中，在所述第一介电层内靠近所述像素阵列的一侧设置有第一金属走线层，所述第一金属走线层包括若干彼此间隔且平行设置的第一金属走线；在所述逻辑区，每两条相邻的第一金属走线设置有第一桥接走线，所述第一金属走线通过第一
桥接走线与所述第一键合块连接；在所述像素区，所述第一金属走线设置于相邻的两列所述像素单元之间
。
[0010]在其中一个实施方式中，在垂直于所述像素阵列的方向上，所述第一键合块在所述像素阵列上的正投影位于所述第一金属走线在所述像素阵列上的正投影范围内
。
[0011]在其中一个实施方式中，在所述第二介电层内靠近所述功能基板的一侧设置有第二金属走线层，所述第二金属走线层包括若干彼此间隔且平行设置的第二金属走线；在所述逻辑区，每两条相邻的第二金属走线设置有第二桥接走线，所述第二金属走线通过第二桥接走线与所述第二键合块连接
。
[0012]在其中一个实施方式中，在所述像素区，所述第一介电层还包括屏蔽层，所述屏蔽层位于所述第一金属走线层和所述第一键合层之间，且所述屏蔽层与所述第一金属走线层电连接
。
[0013]在其中一个实施方式中，相邻的两个所述第一键合块中心之间的距离和相邻的两个所述第二键合块中心之间的距离均为所述像素单元宽度的两倍
。
[0014]第二方面，提供了一种电子设备，所述电子设备配置有前述图像传感器芯片
。
[0015]在本申请提供的堆栈式图像传感器芯片及电子设备中通过在第一晶圆的第一介电层形成第一键合块，同时在相向设置的第二晶圆的第二介电层形成第二键合块，通过将第一键合块和第二键合块连接，实现第一晶圆和第二晶圆的键合连接；由于在第一晶圆像素区对应的第一介电层也设置了第一键合块，因此在提升键合强度的同时，避免因图像传感器芯片的像素区的晶圆表面在磨平工艺中产生损耗导致图像传感器接收光的效果受到影响，进而有效提升堆栈式图像传感器芯片的良率和稳定性
。
附图说明
[0016]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0017]图1是现有技术的一种堆栈式图像传感器芯片的结构示意图；
[0018]图2是本申请实施例提供的一种堆栈式图像传感器芯片的结构示意图；
[0019]图3是本申请实施例提供的一种堆栈式图像传感器芯片的另一结构示意图
。
具体实施方式
[0020]为使本申请的目的
、
技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述
。
[0021]应当理解的是，本申请提及的“多个”是指两个或两个以上
。
在本申请的描述中，除非另有说明，“/”表示或的意思，比如，
A/B
可以表示
A
或
B
；本文中的“和
/
或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，
A
和
/
或
B
，可以表示：单独存在
A
，同时存在
A
和
B
，单独存在
B
这三种情况
。
另外，为了便于清楚描述本申请的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分
。
本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样
也并不限定一定不同
。
[0022]图1示出了现有技术中的一种堆栈式图像传感器芯片，由两块实现不同功能的晶圆相向堆叠形成，其中一块晶圆为用于制备图像传感器芯片的晶圆，另一块晶圆为用于制备特定功能芯片的晶圆，前述特定功能芯片可以是专用集成电路芯片
(ASIC)、
现场可编程门阵列
(FPGA)
，当图像传感器芯片承载特定逻辑线路区的情况下，前述特定功能芯片还可以是动态随机存取内存
(DRAM)
或静态随机存取存储器
(SRAM)。...

【技术保护点】

【技术特征摘要】
1.
一种堆栈式图像传感器芯片，其特征在于，所述堆栈式图像传感器芯片由堆栈式图像传感器晶圆切割形成，堆栈式图像传感器晶圆至少包括相向堆叠设置的第一晶圆和第二晶圆，其中：所述第一晶圆包括像素基板，所述像素基板包括逻辑区和像素区，所述像素区设置有像素阵列，所述像素阵列包括若干阵列设置的像素单元；所述像素基板的一侧设置有第一介电层，在所述第一介电层内远离所述像素阵列的一侧设置有第一键合层，所述第一键合层包括阵列设置的若干第一键合块，且所述第一键合块在像素阵列上的正投影位于所述像素单元内；所述第二晶圆层叠设置有第二介电层和功能基板，所述第二介电层内远离所述功能基板的一侧设置有第二键合层，所述第二键合层包括阵列设置的若干第二键合块；所述第一晶圆和所述第二晶圆通过所述第一键合层和所述第二键合层键合连接，且任一所述第一键合块在垂直方向上对应一个所述第二键合块
。2.
如权利要求1所述的堆栈式图像传感器芯片，其特征在于，所述第一键合层与所述像素阵列平行设置，且所述第一键合块的中心与所述像素单元的中心之间的连线垂直于所述像素阵列
。3.
如权利要求2所述的堆栈式图像传感器芯片，其特征在于，所述像素单元包括四个子像素，所述四个子像素构成2×2的二维阵列；所述第一键合块在像素阵列上的正投影覆盖所述四个子像素，且相邻两个所述第一键合块的中心之间的距离为所述子像素宽度的两倍
。4.
如权利要求1所述的堆栈式图像传感器芯片，其特征在于，在所述第一介电层内靠近所述像素阵列的一侧...

【专利技术属性】
技术研发人员：张津铭，王文轩，石文杰，
申请(专利权)人：思特威上海电子科技股份有限公司，
类型：新型
国别省市：