半导体装置制造方法及图纸

本实用新型专利技术提供一种半导体装置。根据本公开的一种示例性半导体装置包括设置在一基底上方并沿一第一方向耦合到一源极/漏极部件的多个通道构件、环绕所述通道构件的各个通道构件的一栅极结构、以及邻近于所述源极/漏极部件设置且沿着大致垂直于所述第一方向的一第二方向延伸的一介电间隔物，其中所述源极/漏极部件包括至少两个半导体层，并且前述至少两个半导体层中的每一个半导体层是与所述介电间隔物直接接触。间隔物直接接触。间隔物直接接触。

【技术实现步骤摘要】
半导体装置


[0001]本
技术实现思路
是涉及一种半导体装置，尤其涉及一种改善电性表现的半导体装置。

技术介绍

[0002]半导体集成电路(integrated circuit，IC)产业已经历了快速的成长。集成电路(IC)的材料与设计的技术发展已经创造了集成电路的多个世代，且各个世代具有相较于前一世代更小且更复杂的电路。在集成电路演进的历程中，功能性密度(例如单位元芯片面积的互连装置的数量)已普遍地增加，同时伴随着几何尺寸(是指可以使用工艺形成的最小部件(或线)的尺寸)的缩小。这样的几何尺寸缩减的过程普遍地带来了提升生产效率与降低相关成本的益处。但是这样的几何尺寸缩减也增加了集成电路的加工和制造的复杂性。
[0003]然而，随着半导体装置的不断缩小，在实现所需的部件密度和性能表现方面出现了挑战。例如，由于密集间隔的有源区和源极/漏极部件的侧向生长，两个相邻的源极/漏极部件可能合并，而导致非有意的电性短路(electricalshorting)。如果发生电性短路，可能会降低装置的性能以及/或导致装置故障。此外，由于有源区是密集的间隔(densely spaced)设置，寄生电容(parasiticcapacitance)可能会影响一集成电路装置的整体性能。在一些示例中，当有源装置区域之间的分隔距离被缩小，以满足较小技术节点(technology nodes)的设计要求时，高寄生电容可能导致装置的速度降低(例如，电阻电容延迟(RCdelay))。因此，虽然现有的半导体装置和制造此些半导体装置的方法通常是适当的，而且足以满足它们的预期目的，但是它们并不是在所有方面都完全令人满意的。

技术实现思路

[0004]本技术的目的在于提出一种半导体装置，以解决上述至少一个问题。
[0005]本技术的一些实施例提供一种半导体装置，此半导体装置包括设置在一基底上方并沿一第一方向耦合到一源极/漏极部件(source/drain feature)的多个通道构件(channel members)、环绕所述通道构件的各个通道构件的一栅极结构(gate structure)、以及邻近于所述源极/漏极部件设置且沿着大致垂直于所述第一方向的一第二方向延伸的一介电间隔物(dielectric spacer)。其中所述源极/漏极部件包括至少两个半导体层，并且前述至少两个半导体层中的每一个半导体层是与所述介电间隔物直接接触。
[0006]根据本公开其中的一个实施方式，栅极间隔物沿着该栅极结构的侧壁延伸，其中，该介电间隔物的成分与多个所述栅极间隔物的成分相同。
[0007]根据本公开其中的一个实施方式，一虚置鳍部邻近该介电间隔物设置，其中该介电间隔物沿着该第二方向设置在该虚置鳍部与该源极/漏极部件之间；以及一头盔层，设置在该虚置鳍部上而不设置在该介电间隔物上，其中该头盔层的成分与该虚置鳍部的成分不同。
[0008]根据本公开其中的一个实施方式，该虚置鳍部包括一第一介电层和嵌入在该第一
介电层中的一第二介电层，其中该第一介电层的一顶表面和该第二介电层的一顶表面与该头盔层直接接触。
[0009]根据本公开其中的一个实施方式，该介电间隔物的一高度相等于该虚置鳍部的一高度。
[0010]根据本公开其中的一个实施方式，该源极/漏极部件与该介电间隔物分别为第一源极/漏极部件与第一介电间隔物邻近该虚置鳍部的第一侧壁表面设置，半导体装置还包括一第二介电间隔物与一第二源极/漏极部件，其中，该第二介电间隔物邻近于该虚置鳍部的相对于第一侧壁表面的第二侧壁表面设置，且该第二介电间隔物位于该虚置鳍部与该第二源极/漏极部件之间。
[0011]根据本公开其中的一个实施方式，该栅极结构的一顶表面低于该头盔层的一顶表面。
[0012]根据本公开其中的一个实施方式，该介电间隔物包括一气隙设置在该源极/漏极部件和该虚置鳍部之间。
[0013]根据本公开其中的一个实施方式，该介电间隔物的一顶表面低于该源极/漏极部件的一顶表面。
[0014]根据本公开其中的一个实施方式，该头盔层的一顶表面高于该源极/漏极部件的一顶表面。
[0015]本技术的一些实施例还提供一种半导体装置的制造方法，此方法包括提供一工件，所述工件包括从一基底突出的一有源区(active region)且所述有源区包括邻近一源极/漏极区(source/drain region)设置的一通道区(channelregion)、沿所述有源区的一侧壁表面延伸的一包覆层(cladding layer)，以及与所述有源区通过所述包覆层而相隔开的一隔离结构(isolation structure)。半导体装置的制造方法还包括在所述有源区的所述通道区和所述包覆层的一第一部分(first portion)上形成一虚置栅极结构(dummy gate structure)；在形成所述虚置栅极结构后，选择性地去除未被所述虚置栅极结构覆盖的所述包覆层的一第二部分(second portion)，而在所述隔离结构和所述有源区之间形成一沟槽(trench)；在所述沟槽中形成一介电间隔物(dielectric spacer)；下凹(recessing)所述有源区的所述源极/漏极区，以形成一源极/漏极开口，而基本上不蚀刻所述介电间隔物；形成一源极/漏极部件(source/drain feature)以填充所述源极/漏极开口；以及以一栅极堆叠(gate stack)取代所述虚置栅极结构。
[0016]本技术的一些实施例再提供一种半导体装置的制造方法，此方法包括提供一第一鳍状有源区和一第二鳍状有源区，所述第一鳍状有源区和所述第二鳍状有源区的各个是从一基底突出并且沿着一第一方向纵向延伸；形成沿着所述第一鳍状有源区和所述第二鳍状有源区的侧壁延伸的包覆层(cladding layers)，且所述包覆层沿所述第一方向纵向延伸；在所述基底上形成一介电部件(dielectric feature)，以填充两个相邻的所述包覆层之间的空间；在所述第一鳍状有源区和所述第二鳍状有源区的通道区的上方形成一栅极结构(gate structure)，所述栅极结构在基本上垂直于所述第一方向的一第二方向上纵向延伸，并且所述栅极结构覆盖所述包覆层的一第一部分(firstportion)；进行一蚀刻工艺，以去除未被所述栅极结构覆盖所述包覆层的一第二部分，而形成侧壁间隔物沟槽(sidewall spacer trenches)；在所述侧壁间隔物沟槽的每个中形成一介电间隔物
(dielectric spacer)；以及在形成所述介电间隔物之后，在所述第一鳍状有源区和所述第二鳍状有源区的源极/漏极区(source/drain regions)中形成源极/漏极部件(source/drain features)。
附图说明
[0017]通过以下的详细描述配合所附附图，可以更加理解本技术实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于：多个通道构件，设置在一基底上方，且多个所述通道构件沿一第一方向耦合到一源极/漏极部件；一栅极结构，环绕多个所述通道构件中的各个通道构件；以及一介电间隔物，邻近于该源极/漏极部件设置，且该介电间隔物沿着大致垂直于该第一方向的一第二方向延伸；其中该源极/漏极部件包括至少两个半导体层，并且前述至少两个半导体层中的每一个半导体层是与该介电间隔物直接接触。2.如权利要求1所述的半导体装置，其特征在于，还包括：栅极间隔物沿着该栅极结构的侧壁延伸，其中，该介电间隔物的成分与多个所述栅极间隔物的成分相同。3.如权利要求1或2所述的半导体装置，其特征在于，还包括：一虚置鳍部邻近该介电间隔物设置，其中该介电间隔物沿着该第二方向设置在该虚置鳍部与该源极/漏极部件之间；以及一头盔层，设置在该虚置鳍部上而不设置在该介电间隔物上，其中该头盔层的成分与该虚置鳍部的成分不同。4.如权利要求3所述的半导体装置，其特征在于，该虚置鳍部包括一第一介电层和嵌入在该第一介电层中的一第二介电层，其中该第一介...

【专利技术属性】
技术研发人员：郑振辉，刘昌淼，郑铭龙，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：