一种芯片测试的方法技术

本发明专利技术提供一种芯片测试的方法

【技术实现步骤摘要】
一种芯片测试的方法、系统、装置及存储介质


[0001]本专利技术涉及本专利技术涉及数据存储
，尤其涉及一种芯片测试的方法
、
系统
、
装置及存储介质
。

技术介绍

[0002]随着当今半导体行业的科技快速发展，半导体芯片的可靠性
、
稳定性需求有所提高，因此产品的质量把控十分重要
。
现有的
LPDDR
测试设备通常会同时对大量的
LPDDR
颗粒进行测试，而现有的
LPDDR
芯片测试主要分为三个方面，分别为：功能测试
、
时序参数测试及电气性能测试
。LPDDR(Low Power Double Data Rate SDRAM
，低功耗内存
)
的基本存储单元为
cell
，计算机及嵌入式系统通过在
cell
中写入高电平或低电平的方式进行数据存储和读写
。
但是由于使得
cell
在读写时有可能造成数据存储故障
。
[0003]存储故障分为单
cell
和多
cell
故障
。
单
cell
故障主要包括固定故障
(Stuck at Fault
，
SF)
和跳变故障
(Transition Fault,TF)。
对于这两种故障的检测一般通过对待测单元写入1后再写入0然后再读出0，相应的还需要写入0后再写入1然后再读出1来进行检测
。
多
cell
的典型故障有：桥连故障
(Bridging Fault,BF)
和耦合故障
(Coupling Fault
，
CF)。
针对这两个故障，传统的检测方式是对地址空间里的存储单元进行升序的写读，再进行降序的写读，检测是否有数据错误
。
[0004]然而由于存储单元制程工艺的影响的关系，目前常规的测试方式中大多故障都无法检测到，导致带有故障的
LPDDR
流入下一制程，增加工艺与时间成本
。

技术实现思路

[0005]为了解决上述提出的至少一个技术问题，本专利技术提供一种芯片测试的方法
、
装置及存储介质，通过将相邻的读写单元组合形成一个更大的超级单位，作为每次测试的组合单元
。
该超级单位由多个读写单元组成，作为一个新的读写单元进行测试
。
这种测试方法可以更准确地定位可能发生错误的位置，提高测试效率和准确性，并提供更全面的测试覆盖
。
[0006]一种芯片测试的方法，包括：
[0007]测试单个数据单元；
[0008]根据出厂品牌设置测试单元组，所述测试单元组包括
N
个数据单元；
[0009]根据芯片的容量和测试单位组设置测试方案，测试方案的测试结果获取所述数据单元之间的是否存在干扰故障；
[0010]其中，第一测试起点为
x
，计算数据单元的往前跳动测试的步幅
M
，则下次的测试起选取点为
x+M
，其测试的单位为所述测试单元组
。
[0011]优选地，还包括：
[0012]M
小于等于
N
，当
M
＝
N
时，表示每个测试单元只会被一次性的写与读测试；
[0013]根据出厂品牌和故障大数据预测
M,N。
[0014]优选地，
N
所定义的方法在同一型号芯片的统计资料中，两个相邻错误资料的最小
间隔
。
[0015]优选地，根据芯片的容量和测试单位组设置测试方案，包括：
[0016]N
个数据单元组成测试单元组，每个数据单元设置为
M
个测试跳幅，涵盖所有
LPDDR
的所有可以读写单元；其中
N
表示互相干扰的可能单元组，或者
LPDDR
允许一次连续性可以被写入
/
读出的单一指令最大值，
M
表示在物理上被统计最可能互相干扰的距离
。
[0017]优选地，其中
N
可以根据出厂品牌的建议值获得，或者为建议值的倍数，通常为连续可写的单一指令所能涵盖的最大范围
。
[0018]优选地，其中
M
值根据过往读写错误的出现间歇性间隔的最多比率所设定的出错数据的最小距离
。
[0019]一种芯片测试系统，所述系统包括：
[0020]第一测试单元，测试单个数据单元；
[0021]组合单元，用于根据出厂品牌设置测试单元组，其中所述测试单元组包括
N
个数据单元；
[0022]第二测试单元，用于根据芯片的容量和测试单位组设置测试方案，根据测试方案的测试结果获取所述数据单元之间的是否存在干扰故障；
[0023]其中，第一测试起点为
x
，计算数据单元的往前跳动测试的步幅
M
，则下次的测试起选取点为
x+M
，其测试的单位为所述测试单元组
。
[0024]一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现上述的一种芯片测试的方法；
[0025]所述一种芯片测试的方法包括：测试单个数据单元；
[0026]根据出厂品牌设置测试单元组，其中所述测试单元组包括
N
个数据单元；
[0027]根据芯片的容量和测试单位组设置测试方案，根据测试方案的测试结果获取所述数据单元之间的是否存在干扰故障；
[0028]其中，第一测试起点为
x
，计算数据单元的往前跳动测试的步幅
M
，则下次的测试起选取点为
x+M
，其测试的单位为所述测试单元组
。
[0029]一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现上述的一种芯片测试的方法；
[0030]所述一种芯片测试的方法包括：测试单个数据单元；
[0031]根据出厂品牌设置测试单元组，其中所述测试单元组包括
N
个数据单元；
[0032]根据芯片的容量和测试单位组设置测试方案，根据测试方案的测试结果获取所述数据单元之间的是否存在干扰故障；
[0033]其中，第一测试起点为
x
，计算数据单元的往前跳动测试的步幅
M
，则下次的测试起选取点为
x+M
，其测试的单位为所述测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片测试的方法，其特征在于，包括：测试单个数据单元；根据出厂品牌设置测试单元组，所述测试单元组包括
N
个数据单元；根据芯片的容量和测试单位组设置测试方案，测试方案的测试结果获取所述数据单元之间的是否存在干扰故障；其中，第一测试起点为
x
，计算数据单元的往前跳动测试的步幅
M
，则下次的测试起选取点为
x+M
，其测试的单位为所述测试单元组
。2.
根据权利要求1所述的一种芯片测试的方法，其特征在于，还包括：
M
小于等于
N
，当
M
＝
N
时，表示每个测试单元只会被一次性的写与读测试；根据出厂品牌和故障大数据预测
M,N。3.
根据权利要求2所述的一种芯片测试的方法，其特征在于，
N
所定义的方法在同一型号芯片的统计资料中，两个相邻错误资料的最小间隔
。4.
根据权利要求1所述的一种芯片测试的方法，其特征在于，包括：所述根据芯片的容量和测试单位组设置测试方案，包括：
N
个数据单元组成测试单元组，每个数据单元设置为
M
个测试跳幅，涵盖所有
LPDDR
的所有可以读写单元；其中
N
表示互相干扰的可能单元组，或者
LPDDR
允许一次连续性可以被写入
/
读出的单一指令最大值，<...

【专利技术属性】
技术研发人员：赖振楠，张兴华，肖浩，黄慧敏，
申请(专利权)人：深圳宏芯宇电子股份有限公司，
类型：发明
国别省市：