基于制造技术

本发明专利技术公开了一种基于

【技术实现步骤摘要】
基于FPGA的数字阵列雷达波束形成系统


[0001]本专利技术涉及雷达信号处理
，涉及一种数字阵列雷达信号处理系统，尤其是使用
FPGA(
现场可编程逻辑门阵列
)
作为核心处理芯片的雷达波束形成系统
。

技术介绍

[0002]传统的雷达系统通常采用机械扫描或电子扫描技术来获取目标信息
。
然而，这些传统的扫描方式存在一些限制，如扫描速度较慢
、
对目标跟踪的实时性较差
、
目标识别精度有限等
。
此外，传统的雷达系统通常需要使用大型的机械部件，造成设备体积庞大和维护成本高昂的问题
。
[0003]为了克服传统雷达系统的不足，近年来，数字阵列雷达系统逐渐引起了广泛的关注
。
数字阵列雷达系统利用多个天线元件组成的阵列，通过对每个天线元件的信号进行加权和相位调控，实现对目标方向的调控，从而实现更快速
、
更准确的目标探测和跟踪
。
[0004]尽管数字阵列雷达系统在目标探测和跟踪方面具有巨大潜力，但目前仍存在一些挑战
。
其中之一是如何有效地处理和分析大量的雷达回波数据
。
对于大规模数字阵列，回波采样数据量大，实时波束形成对系统的处理能力具有很高的要求尤其是需要形成多个波束的情况下
。CPU
由于其架构的局限性不适合处理大规模数据
。GPU
虽然可以并行处理大规模数据，但是功耗较高对于功耗敏感的场景并不适用
。
现有技术中有一些基于
FPGA
进行波束形成的方案，但均不能实现针对大规模数字阵列下雷达回波数据的实时处理，因此需要针对大规模阵列下庞大雷达数据的实时波束形成这个问题进行研究解决
。

技术实现思路

[0005]为了克服现有技术中在大规模数字阵列应用场景下大量雷达数据进行波束形成时，具有实时性差
、
灵活性不足的问题，本专利技术提供了一种基于
FPGA
的数字阵列雷达波束形成系统，以
FPGA
为核心处理芯片，设计新的并行处理架构对数字阵列雷达数据进行波束形成处理，并优化处理流程，将处理结果输出到
DDR
存储器中，实现大规模数字阵列下庞大雷达数据的实时波束形成，并提供较高的灵活性
。
[0006]本专利技术的一种基于
FPGA
的数字阵列雷达波束形成系统，包括数据预处理模块
、
数据复制转发模块
、
参数配置模块以及波束形成处理模块
。
[0007]所述的数据预处理模块用于接收雷达天线单元通过光纤网络接口发送的
UDP(
用户数据报协议
)
数据包，并对
UDP
数据包进行解析，判断是否出现丢包情况若出现丢包则对丢包数据进行补零操作，并对接收到的雷达回波信号数据按照采样点进行时间对齐，并输出给数据复制转发模块
。
[0008]所述的数据复制转发模块用于将数据预处理模块输出的预处理数据复制，并分发给波束形成处理模块内的各条运算子链，以便于并行处理
。
当为多
FPGA
板卡级联情况时，数据复制转发模块根据各
FPGA
的
IP
地址和端口号，将复制数据发送给各
FPGA
上的各条运算子链，实现多板卡级联处理
。
[0009]所述的参数配置模块由上位机通过
PCIE
控制器配置波束形成权矢量参数，并发送给波束形成处理模块
。
所述的参数配置模块包含上位机
、PCIE
控制器
、up_axi
模块以及
RAM。
用户通过上位机配置波束形成处理模块的波束形成权矢量参数以及系统参数；系统参数包括数据传输参数，波束形成处理模块的框架参数；波束形成处理模块的框架参数包括
FPGA
板卡的级联数量
、
运算子链的数量
、
运算子链间的连接路由关系以及各运算子链中的计算节点数量等
。
[0010]所述的波束形成处理模块用于对采集数据进行常规波束形成
。
波束形成处理采用并行链路结构，各链路内部采用流水线式处理结构，流水线式处理结构包含多个计算节点，每个计算节点形成不同的波束，每条链内部有多个计算节点可以同时形成多个波束
。
波束形成处理模块的并行链路数量可以通过上位机进行配置，根据参数配置模块中的系统参数设置
。
[0011]本专利技术的有益效果是：本专利技术实现了一种基于
FPGA
的数字阵列雷达波束形成系统，具有处理速度快
、
高灵活性以及高可扩展性的优势；波束形成参数以及系统架构可以通过上位机借助
PCIE
进行配置较为灵活；波束形成处理模块采用并行链式处理结构并且每条链采用流水线式处理结构，提高了运算速度，满足实时性需求；此外所述系统便于扩展，利用数据转发模块可实现多板卡间的高带宽数据通信，进而实现多板卡级联处理，大大增强了系统可扩展性
。
附图说明
[0012]图1是本专利技术的基于
FPGA
的数字阵列雷达波束形成系统的结构框图；
[0013]图2是本专利技术的数据预处理模块结构图；
[0014]图3是本专利技术的参数配置模块结构图；
[0015]图4是本专利技术的
PCIE
总线模块结构图；
[0016]图5是本专利技术的波束形成处理模块中一个运算子链的结构图
。
具体实施方式
[0017]为使本专利技术的目的
、
技术方案及优点更加清晰，下面结合实施例和附图对本专利技术作进一步详细描述
。
[0018]针对大规模数字阵列应用场景，本专利技术提供的基于
FPGA
的数字阵列雷达波束形成系统，通过设计新的并行处理架构优化了处理流程，在并行处理架构中设置多条运算子链，运算子链间可通过
FPGA
的片内总线和片外网络将多片
FPGA
芯片进行级联架构，构成更大规模的处理系统，通过并行处理大大提高了运算速度，满足大量雷达数据实时波束形成的要求，也满足了系统升级扩容需求
。
各运算子链的功能和运行子链间的连接路由关系可通过上位机借助
PCIE
进行配置，可以自由配置波束形成模块的架构包括运算子链以及计算节点的数量等，具有较高的灵活性
。
[0019]本专利技术提供的一种基于
FPGA
的数字阵列雷达波束形成系统，一个实现框架如图1所示，包括数据预处理模块
、
数据复制转发模块
、
参数配置模块以及波束形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于
FPGA
的数字阵列雷达波束形成系统，其特征在于，该系统包括数据预处理模块
、
数据复制转发模块
、
参数配置模块以及波束形成处理模块；所述的数据预处理模块接收雷达天线单元通过光纤网络接口发送的
UDP
数据包，对
UDP
数据包进行解析，对丢包数据进行补零操作，并将接收到的雷达回波信号数据按采样点进行时间对齐，并输出给数据复制转发模块；所述的数据复制转发模块对输入数据进行复制，并根据数据传输参数分发给波束形成处理模块内的各条运算子链；所述的参数配置模块包含上位机和
PCIE
控制器，用户通过上位机配置波束形成权矢量参数以及系统参数，上位机通过
PCIE
控制器将波束形成权矢量参数发送给波束形成处理模块；所述系统参数包括数据传输参数，波束形成处理模块的框架参数；波束形成处理模块的框架参数包括
FPGA
板卡的级联数量
、
运算子链的数量
、
运算子链间的连接路由关系以及各运算子链中的计算节点数量；所述的波束形成处理模块中设置并行运算的子链结构，各子链内部采用流水线式处理结构，流水线式处理结构包含多个计算节点，每个计算节点形成不同的波束；波束形成处理模块的结构根据参数配置模块中的系统参数设置；其中，
FPGA
表示现场可编程逻辑门阵列，
UDP
表示用户数据报协议，
PCIE
表示高速串行计算机扩展总线标准
。2.
根据权利要求1所述的一种基于
FPGA
的数字阵列雷达波束形成系统，其特征在于，所述的数据预处理模块包括自定义协议解析模块
、
多路数据对齐单元以及
AXIData mover
模块；自定义协议解析模将接收的
UDP
数据包进行协议解析，提取出数据包包头和数据帧帧头中包含的参数，并传递给多路数据对齐单元；多路数据对齐单元根据数据包包头判断是否出现丢包，对丢失数据进行补零操作，根据接收的参数对多路雷达回波信号数据按采样点进行时间对齐；
AXIData mover
模块实现总线协议的转换，将时间对齐后的多路雷达回波数据经协议转换输出给数据复制转发模块
。3.
根据权利要求1所述的一种基于
FPGA
的数字阵列雷达波束形成系统，其特征在于，所述的参数配置模块还包含
up_axi
模块和
RAM
；

【专利技术属性】
技术研发人员：王俊，胡朕朕，杨彬，赵珂，鲍宇轩，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：